前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >Vivado级联Modelsim仿真Re-launch问题

Vivado级联Modelsim仿真Re-launch问题

作者头像
NingHeChuan
发布2018-05-28 17:07:45
1.5K0
发布2018-05-28 17:07:45
举报
文章被收录于专栏:开源FPGA

前两天在群里看到有朋友说Vivado级联Modelsim仿真出现修改设计代码后重新run do文件,波形没有随着代码修改而改变,这个问题博主之前没有注意到,因为把Vivado和Modelsim级联好后还没有试过仿真过,不过用ISE级联好后,修改设计代码,可以直接重新run do文件进行仿真,不必关闭Modelsim。

对于这个问题博主打开Vivado工程目录下生成的do文件看了下。

我们需要run的是这个xxx_simulate.do文件,打开看下里面内容。

发现这里面没有,编译库和编译文件的脚本,所以我们修改设计代码后重新run do文件之后,波形是没有变化。这个问题现在可以解决的。

在这里目录下还有一个文件,是xxx_compile.do文件,打开看看。

原来编译的语句都在这里,注意这里的quit –force,这句会直接强制关闭Modelsim,所以如果你直接运行这个文件,Modelsim会直接退出,所以这行去掉。

然后回到xxx_simulate.do,在这个位置添加一句do xxx_compile.do,这样修改后,每次run do文件,就会编译你工程里面的修改的设计文件了。不过这里需要注意,当你关闭Modelsim后,重新再Vivado中启动Modelsim仿真,上面说的这两个文件会重新加载,所以要重新修改。不过里面得xxx.udo会保留。开发者可以根据自己的需求在里面添加相应的TCL脚本,方便仿真。

转载请注明出处:NingHeChuan(宁河川)

个人微信订阅号:开源FPGA

本文参与 腾讯云自媒体同步曝光计划,分享自作者个人站点/博客。
原始发表:2018-05-17 ,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 作者个人站点/博客 前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档