首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >可能提高GAN性能的方法介绍

可能提高GAN性能的方法介绍

作者头像
AiTechYun
发布于 2018-07-27 03:45:33
发布于 2018-07-27 03:45:33
1.6K00
代码可运行
举报
文章被收录于专栏:ATYUN订阅号ATYUN订阅号
运行总次数:0
代码可运行

AiTechYun

编辑:yxy

与其他深度网络相比,GAN模型会在以下情况中受到严重影响。

  • 不收敛(Non-convergence):模型不会收敛,更糟的是它们变得不稳定。
  • 模式崩溃(Mode collapse):生成器产生单个或有限的模式。
  • 训练迟钝(Slow training):训练生成器发生梯度消失。

有许多方法可以改进GAN。本文将探讨如何改进GAN。

  • 更改损失函数以获得更好的优化得分。
  • 为损失函数添加额外的惩罚来执行约束。
  • 避免过度自信和过拟合。
  • 更好的方式来优化模型。
  • 添加标签

特征映射(Feature Mapping)

生成器试图找到最好的图像来欺骗鉴别器。当两个网络互相对抗时,“最佳”图像不断变化。但是,优化可能会变得过于贪心,使其陷入永无止境的猫捉老鼠游戏中。这是模型不收敛和模式崩溃的原因之一。

特征映射改变了生成器的损失函数,以最小化真实图像和生成图像的特征之间的统计差异。我们通过对图像特征f(x)平均值之间加上L2范数距离惩罚生成器。

其中f(x)是鉴别器中即时层的输出,用于提取图像特征。

在这里,我们的目标不是简单地欺骗鉴别者。我们希望生成的图像具有与真实图像相同的特征。实际图像特征的平均值每个小批次都计算,每个批次有一定波动。这可能有利于缓解模式崩溃。它引入了随机性,使鉴别器不容易过拟合。

当训练期间GAN模型不稳定时,特征映射是有效的。

小批次歧视(Minibatch discrimination)

在发生模式崩溃时,所有被创建的图像看起来都差不多。我们将不同批次的真实图像和生成的图像分别送入鉴别器。我们计算图像x与同一批次中其余图像的相似性。我们在鉴别器中的一个密集层中附加相似度o(x),以区分这个图像是真实的还是生成的。

如果模式开始崩溃,则生成的图像的相似性会增加。如果图像的相似度与真实图像的相似度不匹配,鉴别器就可以判断图像是否为生成。这鼓励生成器创建多样性更接近真实图像的图像。

通过变换矩阵T计算图像xi与同一批次中的其他图像之间的相似性o(xi)。在下图中,xi是输入图像,xj是同一批次中的其余图像。

这些方程可能不大好看懂,但概念非常简单。我们使用变换矩阵T将特征xi转换为Mi,它是一个B×C矩阵。

我们使用L1范数和下面的等式推导图像ij之间的相似性c(xi,xj)

图像xi与该批次中其余图像之间的相似性o(xi)为:

汇总:

引用论文“Improved Techniques for Training GANs”

小批次歧视使得我们能够非常快速地生成具有视觉吸引力的样本,并且在这方面它优于特征匹配。

单面标签平滑(One-sided label smoothing)

深度神经网络可能会受到过度自信影响。例如,它使用很少的特征来分类对象。深度学习使用规则(regulation)和辍学(dropout )来缓解问题。在GAN中,当数据有噪音时,我们不希望过拟合模型。如果鉴别器过度依赖于一小组特征检测真实图像,则生成器可以很快模仿这些特征来愚弄鉴别器在GAN中,过度自信会造成严重伤害,因为鉴别器很容易被生成器利用。为了避免这个问题,当对任何真实图像的预测超过0.9时(D(real image)>0.9),我们惩罚鉴别器。我们的通过将目标标签值设置为0.9而不是1.0来完成它。下面是伪代码:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
p= tf.placeholder(tf.float32, shape=[None,10])
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# Use 0.9 instead of 1.0.
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
feed_dict= {
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
  p: [[0,0,0,0.9,0,0,0,0,0,0]]# Image with label "3"
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
}
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# logits_real_image is the logits calculated by
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# the discriminator for real images.
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
d_real_loss= tf.nn.sigmoid_cross_entropy_with_logits(
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
                    labels=p, logits=logits_real_image)

虚拟批归一化(VBN)

在许多深度网络设计中,批归一化BM在成为事实上的标准。BM的平均值和方差由当前小批次得出。但是,它会创建样本之间的依赖关系。生成的图像并不相互独立。

在实验中,这反映在同一批次生成的图像显出的色调上。

第一批橙色调,第二批绿色调。

来自论文:https://arxiv.org/pdf/1701.00160v3.pdf

最初,我们从给出的独立样本的随机分布中抽样z。然而,批归一化产生的偏见打破了z的随机性。

虚拟批归一化(VBN)在训练前采样一个参考批次。在正向传播中,我们可以预选一个参考批次来计算BN的归一化参数(μ和σ)。但是,由于我们在整个训练中使用同一批次,因此我们模型对这个参考批次过拟合。为了减轻这一点,我们将参考批次与当前批次结合起来计算归一化参数。

历史平均(Historical averaging)

在历史平均中,我们跟踪最后t模型的参数。或者,如果我们需要保留一个长序列模型,我们更新模型参数的运行平均值。

我们在损失函数下面添加一个L2损失:

对于一些具有非凸对象函数的对抗,历史平均可能会使模型停止在均衡点附近并开始收敛。

经验回放(Experience replay)

为了避免鉴别器的过拟合,我们可以保留最近生成的图像,并将它们重放给与新生成的图像并行的鉴别器。因此,鉴别器将不会对生成器的某次特定实例过拟合。

多GAN

模式崩溃可能并不全是坏事。事实上,当模式崩溃时,图像质量通常会提高。事实上,我们可能会为每种模式收集最佳模型,并使用它们重新创建不同模式的图像。

论文:https://arxiv.org/pdf/1611.02163.pdf

鉴别器和生成器之间的平衡

鉴别器和生成器在拉锯战中尽可能压倒对方。生成器一直在积极创造最佳图像来击败鉴别器。如果鉴别器响应速度慢,则生成的图像将会收敛并且模式开始崩溃。相反,当鉴别器表现良好时,生成器的损失函数的梯度消失且学习缓慢。所以,我们要注意平衡生成器和鉴别器之间的损失,在训练GAN中找到最佳点。然而,这个解决方案有些难以捉摸。在鉴别器和生成器之间的交替梯度下降的过程中,定义它们之间的静态比例似乎就很不错,但许多人质疑这是否真的有益。如果这样做,我们实际上可能会看到研究人员每次生成器更新时训练鉴别器5次。也有其他平衡这两个网络的建议被提出,但其有效性同样遭到质疑。

一些研究人员质疑平衡这些网络的可行性和可取性。训练好的鉴别器无论如何都可以向生成器提供不从反馈。而且,训练生成器总是赶上鉴别器并不容易。相反,当生成器运行不良时,我们可能会将注意力转移到寻找没有接近零梯度的损失函数。

不过,问题依然存在。新的损失函数可能会给模型带来新的不稳定性。许多关于改进GAN的研究集中在寻找在训练期间具有非零梯度的损失函数。人们提出了许多建议,但关于它是否能达到宣传的结果,人们的报道却相互矛盾。但非收敛问题是现实存在的,模式崩溃也是常见的。这鼓励人们尝试不同的损失函数,并去期望寻求终极的损失函数。

鉴别器和生成器的网络容量

鉴别器的模型通常比生成器更复杂(更多的过滤器和层),好的鉴别器会提供好的信息。在许多GAN应用中,我们可能会遇到瓶颈问题,即增加生成器容量并不能提高质量。在确定瓶颈并加以解决之前,增加生成器的容量并不是首要任务。

使用标签(CGAN)

许多数据集都带有对应于于样本对象类型的标签。将标签添加为潜在空间z的一部分并将它们馈送到鉴别器的输入中,有助于GAN性能的提高。下图是CGAN中利用样本中的标签的数据流

损失函数

损失函数很重要吗?这个领域有这么多的研究,当然是因为它重要。但是如果你听说2017年的Google Brain论文,你肯定会有很多疑问。我们还没有看到特定的损失函数在所有GAN应用中可以一直表现出更好的图像质量,或者我们看到某种损失函数淘汰原始的GAN。我们最多可以说,如果你需要更好图像质量,你可能要测试不同的方法。但是每种方法都需要超参数优化。在Google的论文中,它表明GAN的性能对超参数非常敏感。为了使单独的方法起作用,可能需要大量的参数搜索。

改进表:https://github.com/hwalsuklee/tensorflow-generative-model-collections

改进建议

  • 将图像像素值缩放到-1和1之间。使用tanh作为生成器的输出层。
  • 用高斯分布实验取样z
  • 批归一化通常会使训练稳定。
  • 使用PixelShuffle和转置卷积进行上采样。
  • 避免使用最大池进行下采样。使用 convolution stride。
  • Adam优化器通常比其他方法效果更好。
  • 在将真实图像和生成图像送入鉴别器之前,为他们增加噪声。

GAN模型的原理还没有得到很好的理解。所以这些只是建议,不适用于所有情况。举个例子,LSGAN的论文报告RMSProp在实验中得到了更稳定的训练。这种情况很少见,但它表明提出通用建议非常的难。

随机播种(Random seed)

用于初始化模型参数的随机播种会影响GAN的性能。如下所示,测量GAN表现的FID得分在50次单独运行(训练)中的很小范围内变化。但是这个范围相对较小,很可能只在以后的微调中完成。

https://arxiv.org/pdf/1711.10337.pdf

参考

Improved Techniques for Training GANs:https://arxiv.org/pdf/1606.03498.pdf

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2018-06-24,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 ATYUN订阅号 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
基于TMS320F28377D开发板的DSP CLA算法案例开发手册
DSP(裸机)CLA算法案例位于产品资料“4-软件资料\Demo\DSP_Demo\Algorithm-demos\”路径下。案例目录说明如下表,其中bin目录存放程序可执行文件,src目录存放案例工程源文件。
创龙科技Tronlong
2022/09/23
1.2K0
基于TMS320F28377D开发板的DSP CLA算法案例开发手册
DSP CLA算法开发案例——基于TMS320F2837xD+FPGA开发板
创龙科技 TL2837xF-EVM 是一款基于 TI C2000 系列 TMS320F2837xD 双核 C28x 32 位浮点 DSP + 紫光同创 Logos/Xilinx Spartan-6 FPGA 设计的评估板,由核心板和评估底板组成。核心板板载 SPI NOR FLASH 和 SRAM,内部 TMS320F2837xD 与 Logos/Spartan-6 通过 EMIF、uPP、I2C 通信总线连接。核心板经过专业的 PCB Layout 和高低温测试验证,稳定可靠,可满足各种工业应用环境。评估板接口资源丰富,引出网口、CAN、USB、ePWM、eQEP、eCAP 等接口,方便用户快速进行产品方案评估与技术预研。
用户8594645
2023/04/04
8660
DSP CLA算法开发案例——基于TMS320F2837xD+FPGA开发板
FPGA案例开发资料(下)——TMS320C6678+Kintex-7开发板
本文主要介绍基于Vivado的FPGA案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4。其中案例包括led_flash案例、key_test案例、ibert_eyescan案例、udp_10g_echo案例、fmc_ad9706_ad9613案例、bram_srio_target案例。
创龙科技Tronlong
2022/08/14
1.7K0
FPGA案例开发资料(下)——TMS320C6678+Kintex-7开发板
最新最全的DSP+FPGA视频/高速AD开发案例合集来了,附上源码
TI C6678 + Xilinx Kintex-7作为DSP+FPGA架构的经典组合,凭借FPGA的高速采集和DSP的高性能算法处理完美结合的特性,一直被广泛应用于视频追踪、图像处理、软件无线电、雷达探测、光电探测、水下探测以及定位导航等嵌入式应用场景。
创龙科技Tronlong
2022/08/30
1.9K0
最新最全的DSP+FPGA视频/高速AD开发案例合集来了,附上源码
TMS320C6678 DSP +Kintex-7 FPGA开发板参数资料规格书手册
创龙科技TL6678F-EasyEVM是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板,由核心板与底板组成。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/08/14
1K0
TMS320C6678 DSP +Kintex-7 FPGA开发板参数资料规格书手册
嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(4)
本文主要介绍 HLS 案例的使用说明,适用开发环境: Windows 7/10 64bit、Xilinx Vivado
用户8594645
2023/01/02
3990
嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(4)
AM57x 多核SoC开发板——GPMC的多通道AD采集综合案例手册(下)
Windows开发环境:Windows 7 64bit、Windows 10 64bit
创龙科技Tronlong
2022/05/11
9680
AM57x 多核SoC开发板——GPMC的多通道AD采集综合案例手册(下)
TMS320C6678开发板( DSP+Zynq )RTOS综合功能案例,嵌入式必看!
减少在产品开发过程中对DSP外设接口程序进行整合的难度,我们提供对DSP主要外设接口实现底层初始化的RTOS综合功能测试IFD(Integrated Function Demo)案例程序,助力有需要的朋友基于此IFD案例程序模板进行开发,加快项目研发进度。
创龙科技Tronlong
2022/07/28
1.1K0
TMS320C6678开发板( DSP+Zynq )RTOS综合功能案例,嵌入式必看!
TMS320C6678 DSP + Xilinx Kintex-7 FPGA开发板硬件接口资源图解分享
本文主要介绍硬件接口资源以及设计注意事项等内,其中测试的应用板卡为TMS320C6678DSP + Xilinx Kintex-7 FPGA核心板,它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板,由核心板与底板组成。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/08/14
1.7K0
TMS320C6678 DSP + Xilinx Kintex-7 FPGA开发板硬件接口资源图解分享
嵌入式必看!基于TMS320C6678开发板的DSP多核IPC通信开发案例
分享DSP多核IPC通信案例开发手册,本篇文章内容包含有shmIpcBenchmark案例、qmssIpcBenchmark案例、srioIpcBenchmark案例。TI-IPC(Inter-Processor Communication)组件提供与处理器硬件无关的API,可用于多核处理器核间通信、同一处理器进程间通信和设备间通信。TI-IPC支持MessageQ、Notify和SharedRegion等常用的IPC模块,支持Shared Memory、Multicore Navigator和SRIO三种传输方式。
创龙科技Tronlong
2022/07/25
1.1K0
嵌入式必看!基于TMS320C6678开发板的DSP多核IPC通信开发案例
TI C2000系列TMS320F2837xD开发板(DSP+Logos/Spartan-6)规格书
创龙科技TL2837xF-EVM是一款基于TI C2000系列TMS320F2837xD双核C28x 32位浮点DSP + 紫光同创Logos/Xilinx Spartan-6 FPGA设计的评估板,由核心板和评估底板组成。核心板板载NOR FLASH和SRAM,内部TMS320F2837xD与Logos/Spartan-6通过EMIF、uPP、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/09/27
9040
TI C2000系列TMS320F2837xD开发板(DSP+Logos/Spartan-6)规格书
TMS320C6678开发板 ZYNQ PS + PL异构多核案例开发手册(4)
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板,文章内容包含多个特色案例,如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等,由于篇幅过长,文章分为上下6个小节展示,欢迎大家按照顺序进行文章内容查看。
创龙科技Tronlong
2022/07/31
1.8K0
TMS320C6678开发板 ZYNQ PS + PL异构多核案例开发手册(4)
FPGA+DSP的高速AD采集处理开发详解
1. Kintex-7 FPGA使用SRIO IP核作为Initiator,通过AD9613模块采集AD数据。AD9613采样率为250MSPS,双通道12bit,12bit按照16bit发送,因此数据量为16bit * 2 * 250M = 8Gbps;
FPGA开源工作室
2020/06/22
3.9K0
FPGA+DSP的高速AD采集处理开发详解
TI C6000系列 TMS320C6678+Kintex-7——FPGA案例开发资料(上)
本文主要介绍基于Vivado的FPGA案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4。其中案例包括led_flash案例、key_test案例、ibert_eyescan案例、udp_10g_echo案例、fmc_ad9706_ad9613案例、bram_srio_target案例。
创龙科技Tronlong
2022/08/14
1.3K0
TI C6000系列 TMS320C6678+Kintex-7——FPGA案例开发资料(上)
TI C2000系列 TMS320F2837xD核心板 Logos/Spartan-6 FPGA资料规格书
创龙科技SOM-TL2837xF是一款基于TI C2000系列TMS320F2837xD双核C28x 32位浮点DSP + 紫光同创Logos/Xilinx Spartan-6 FPGA处理器设计的工业级核心板。核心板板载NOR FLASH和SRAM存储器,内部TMS320F2837xD与Logos/Spartan-6通过E MIF、uPP、I2C通信总线连接,通过工业级B2B连接器引出EMIF、ePWM、eQEP、eCAP、CAN、USB等接口。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/09/27
1K0
TI C2000系列 TMS320F2837xD核心板 Logos/Spartan-6 FPGA资料规格书
TMS320C6678 DSP + Xilinx Kintex-7 FPGA核心板硬件参数资源说明分享
SOM-TL6678F核心板板载DSP、FPGA、CPLD、ROM、RAM、晶振、电源、LED等硬件资源,并通过工业级高速B2B连接器引出IO。
创龙科技Tronlong
2022/08/14
2.7K0
TMS320C6678 DSP + Xilinx Kintex-7 FPGA核心板硬件参数资源说明分享
TMS320C6678 DSP + Xilinx Kintex-7 FPGA核心板参数资料规格书手册
创龙科技SOM-TL6678F是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP以及Xilinx Kintex-7 FPGA处理器设计的高端异构多核工业级核心板。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接,并通过工业级高速B2B连接器引出千兆网口、PCIe、HyperLink、EMIF16、GTX等高速通信接口。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/08/14
9580
TMS320C6678 DSP + Xilinx Kintex-7 FPGA核心板参数资料规格书手册
Omapl38+国产FPGA开发板——开发案例使用测试资料说明(下)
本指导文档适用的开发环境为Windows 7 64bit和Windows 10 64bit。本文档主要提供开发板FPGA端案例测试方法,所有工程均位于产品资料Demo1目录下。文章内容包括有LED测试、按键测试、UART回环测试、模块采集测试、AD采集三核通信案例测试、采集抽样FFT显示等,欢迎相关用户查看分享。
创龙科技Tronlong
2022/08/31
1.2K0
Omapl38+国产FPGA开发板——开发案例使用测试资料说明(下)
TI Sitara AM57x 多核SoC开发板(DSP + ARM)-性能及参数资料
创龙科技TL570x-EVM是一款基于TI Sitara系列AM5708 ARM Cortex-A15 + 浮点DSP C66x处理器设计的异构多核SoC评估板,由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/05/11
9920
TI Sitara AM57x 多核SoC开发板(DSP + ARM)-性能及参数资料
【嵌入式案例分享】使用Matlab生成可供TMS320C6748开发板使用的算法
本篇文章主要讲解硬件开发中,如何使用Matlab生成可供TMS320C6748开发板(测试板卡)使用的算法,内容包含有快速入门、安装Matlab、编写函数M文件、验证算法、生成/使用/测试代码、进阶指南等,欢迎嵌入式开发相关用户阅读与分享。
创龙科技Tronlong
2022/08/28
1.2K0
【嵌入式案例分享】使用Matlab生成可供TMS320C6748开发板使用的算法
推荐阅读
基于TMS320F28377D开发板的DSP CLA算法案例开发手册
1.2K0
DSP CLA算法开发案例——基于TMS320F2837xD+FPGA开发板
8660
FPGA案例开发资料(下)——TMS320C6678+Kintex-7开发板
1.7K0
最新最全的DSP+FPGA视频/高速AD开发案例合集来了,附上源码
1.9K0
TMS320C6678 DSP +Kintex-7 FPGA开发板参数资料规格书手册
1K0
嵌入式HLS 案例开发步骤分享——基于Zynq-7010/20工业开发板(4)
3990
AM57x 多核SoC开发板——GPMC的多通道AD采集综合案例手册(下)
9680
TMS320C6678开发板( DSP+Zynq )RTOS综合功能案例,嵌入式必看!
1.1K0
TMS320C6678 DSP + Xilinx Kintex-7 FPGA开发板硬件接口资源图解分享
1.7K0
嵌入式必看!基于TMS320C6678开发板的DSP多核IPC通信开发案例
1.1K0
TI C2000系列TMS320F2837xD开发板(DSP+Logos/Spartan-6)规格书
9040
TMS320C6678开发板 ZYNQ PS + PL异构多核案例开发手册(4)
1.8K0
FPGA+DSP的高速AD采集处理开发详解
3.9K0
TI C6000系列 TMS320C6678+Kintex-7——FPGA案例开发资料(上)
1.3K0
TI C2000系列 TMS320F2837xD核心板 Logos/Spartan-6 FPGA资料规格书
1K0
TMS320C6678 DSP + Xilinx Kintex-7 FPGA核心板硬件参数资源说明分享
2.7K0
TMS320C6678 DSP + Xilinx Kintex-7 FPGA核心板参数资料规格书手册
9580
Omapl38+国产FPGA开发板——开发案例使用测试资料说明(下)
1.2K0
TI Sitara AM57x 多核SoC开发板(DSP + ARM)-性能及参数资料
9920
【嵌入式案例分享】使用Matlab生成可供TMS320C6748开发板使用的算法
1.2K0
相关推荐
基于TMS320F28377D开发板的DSP CLA算法案例开发手册
更多 >
LV.0
这个人很懒,什么都没有留下~
目录
  • 特征映射(Feature Mapping)
  • 小批次歧视(Minibatch discrimination)
  • 单面标签平滑(One-sided label smoothing)
  • 虚拟批归一化(VBN)
  • 历史平均(Historical averaging)
  • 经验回放(Experience replay)
  • 多GAN
  • 鉴别器和生成器之间的平衡
  • 鉴别器和生成器的网络容量
  • 使用标签(CGAN)
  • 损失函数
  • 改进建议
  • 随机播种(Random seed)
  • 参考
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档