Loading [MathJax]/jax/output/CommonHTML/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >NCVerilog+SimVision+Vivado仿真环境搭建

NCVerilog+SimVision+Vivado仿真环境搭建

作者头像
网络交换FPGA
发布于 2019-10-29 02:15:15
发布于 2019-10-29 02:15:15
8.8K1
举报
文章被收录于专栏:网络交换FPGA网络交换FPGA

在之前本公众号写过两篇关于工具更新对仿真调试提高效率的文章,【干货】推荐一款FPGA仿真调试鸟枪换炮的工具!本文就介绍其中一种仿真环境的搭建过程。后续还有VCS+Verdi环境的安装介绍,敬请期待。

引言

INCISIVE又叫做IES,以前老版本叫做IUS,是Cadence的一款可以用于数字IC设计仿真的套件工具,它就是我们所熟知的NC-Verilog,内置有图形界面的nclaunch,或是直接使用命令行及脚本去run仿真,然后通过输出的.shm波形文件可以在套件中的Simvision波形观察软件中对波形进行观察,它可以实现wave—source code—schematic这三者的相互实时映射,为代码仿真调试提供了极大的便利。且它的仿真效率要远远高于Modelsim、Questasim等Windows系统下常用的仿真软件,因此强烈推荐使用这款仿真软件。

我选用的这款INCISIVE152是目前网络上的最新的版本,可以支持Vivado2017.2及Vivado2018版本,也就是说可以将Xilinx库编译到INCISIVE,调用INCISIVE进行仿真(就像联调使用Modelsim和Questasim一样)。

但是由于INCISIVE或者说Cadence的软件一直十分难以安装,网上相关教程非常少,因此我写了这篇安装教程,方便大家能够容易的按照教程一步步就把它安装成功,用上更贴近于产业界的更先进的工具。

工欲善其事,必先利其器。大家加油!

一、安装前准备工作

1、操作系统:本人使用的Ubuntu16.04 与 Ubuntu18.04均安装成功并完成与Vivado的联调编译。

2、操作系统需要的安装的库:

dpkg --add-architecture i386

apt-get update

apt-get install default-jdk

sudo apt-get install lib32z1

sudo apt-get install lib32ncurses5

sudo apt-get install lib32bz2-1.0(这个可能会失败,不过貌似不影响)

sudo apt-get install libstdc++6

sudo apt-get install lib32stdc++6

apt-get install libx11-6:i386 libx11-dev:i386 libxext6:i386libxext-dev:i386

sudo apt-get install libelf1 ksh nscd ureadahead csh xterm

我安装库时su进入了root模式,如果你安装不成功可以尝试进入root。

如果这些库没有安装,那么在打开Installscape的时候会报错(JVM报错),并且打不开Installcape。

建议将这几个命令多循环一遍,确保依赖库安装成功。

二、安装并打开Cadence的安装器InstallScape

1、解压下图这个压缩包,要使用tar-zxvf IScape04.23-s010lnx86.t.Z才可以正确进行解压。

2、解压完成后得到下图三个文件夹,然后按照下面三个图这样的路径找到iscape.sh。

3、在iscape.sh所在的那一级目录打开terminal,输入sudo ./iscape.sh 即可打开Cadence安装器InstallScape。如下图。

三、解压INCISIVE152的压缩包

解压上图的包,右键或者点开解压或者tar都可以。这里要注意这个安装包有12.7GB大小,如果小于这个大小可能是安装包有问题。

解压完成后内部是一个CDROM1文件夹,这个文件夹里就包含了安装INCISIVE152所需要的安装文件。

四、安装INCISIVE152

1、用刚才打开的InstallScape安装INCISIVE152,可以先设置安装目录。如下图。点击Preference => InstallScape然后就会弹出设置界面。

2、设置完之后点右下角OK。

3、然后回到InstallScape的主界面,点击界面上方的Local directory/Media install,就是一个DVD图标的选项

4、然后进入下图选择安装文件所在文件夹的界面。

在这个界面内选择解压安装包时解压出来的CDROM1的位置continue即可。

5、然后进入下面这些界面,在图片里说明了怎么做。(第二张图的PINCISIVE请务必勾选上)

6、在开始安装后,terminal内会经常需要按回车或是输入yes/no,注意所有的这也要输入yes/no的都输入no然后回车,直到Installing和Configuring的进度条都走完,然后点击右下角Done。

下图情况即为按回车的情况

下图情况即为输入 no 的情况

五、配置环境变量

1、配置环境变量的方法有很多,大家可以自行选用,我这里使用的是修改.bashrc的方法。

首先在桌面terminal通过su进入root,然后gedit .bashrc,就会弹出如下图的文本文件。

将我提供的bashrc_model内的所有文本复制粘贴到.bashrc的最后。

并对做以下修改。

六、测试是否安装成功

这里的测试安装是否成功只是很粗略的测试能否正常打开INCISIVE152的工具,并不跑工程。(测试工程可以和与Vivado联调一起进行,不在这里进行)。

  • 测试NC Launch能否打开

在terminal内输入nclaunch如下图,然后回车

能出现如下图的界面。

然后选择MultipleStep,能出现下图界面。

这可以说明nclaunch基本正常运行,接下来我们再测试simvision是否能打开。

  • 测试Simvision能否打开

还是在terminal输入simvision,回车后看能否出现如下图的加载界面:

并最终出现下图这样的Simvision界面。

如果出现了,那么恭喜你,完成了INCISIVE或者说是NC-Verilog的安装。

七、与Vivado进行联调

这一步操作十分简单,和以前在Modelsim联调的基本操作是一样的,但是如果INCISIVE没有安装好,那么会出现大量error。

  1. 首先点击Tools,然后选择Compile Simulation Libraries。然后按下图类似的路径进行设置,并compile。

2、等待编译完成,查看编译是否成功

如果如下图一样编译0errors且100% complete,则说明编译成功。

在联调这一步编译库的时候很有可能会出现165个error这种情况,或是Verilog库都编译成功而VHDL库编译失败,这都是由于INCISIVE安装不正确而造成的。

特别注意:安装过程中,如果前面的ConfigureStatus是Fail,那么编译库联调必然出现error,必须达到安装和配置都success。

一般Configure Status出现Fail的情况是,在Install进度条100%后,不会弹出命令行让你按回车或者输入yes/no,而是Configuring进度条直接100%,并Configure Status显示Fail。这时大概率是依赖库安装不完全,或是前面哪些步骤没有按照教程进行。

八、写在最后

本教程内尽可能的使用较多的图片来逐步还原与讲解安装的过程,文字较少,但是这也说明了每个文字都是很关键的,出现问题请详细阅读。

NC-Verilog的图形界面即为nclaunch,具体使用方法也不在此安装教程内给出。后续也会提供nclaunch的基本使用教程,不过还是鼓励脱离图形界面,让自己的操作更加“现代化”。

安装过程中如有问题,欢迎留言沟通交流。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2019-08-29,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 网络交换FPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
1 条评论
热度
最新
请问bashrc_model分享在哪里
请问bashrc_model分享在哪里
回复回复点赞举报
推荐阅读
编辑精选文章
换一批
[源码]Vivado调用Questa Sim仿真小技巧
首先说明一下Modelsim与Questa Sim都可以与Vivado联调,也比较相似,但是Questa Sim比Modelsim功能更加广泛,对于System Verilog的语法支持更加完善,本文以Questa Sim为例说明一下Vivado调用第三方仿真软件查看波形的过程中存在的一些问题。
网络交换FPGA
2020/02/17
3.6K0
Vivado联合modelsim仿真
之前有分享过《modelsim se 2019.2安装教程》及《vivado2018 中使用modelsim联合仿真》,今天就带来Vivado与Modesim联合仿真的一些注意点。
碎碎思
2020/07/06
1.5K0
vivado2018 中使用modelsim联合仿真
安装环境:WIN10 64位 软件版本:Vivado 2018.2 + Modelsim_win64_SE_10.5-se
碎碎思
2020/06/29
2K0
Cadence IC设计环境搭建( IC617+MMSIM151+Calibre2015)
做IC版图设计,必不可少的环境搭建,是在Linux上进行开发,此类的安装教程网上比较少,自己也是跌跌撞撞,最终耗了一天的时间才装好呵呵呵~,期间主要参考了下面文章。
全栈程序员站长
2022/06/29
7K0
Cadence IC设计环境搭建( IC617+MMSIM151+Calibre2015)
【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化
我们在Windows系统下使用Vivado的默认设置调用第三方仿真器比如ModelSim进行仿真时,一开始仿真软件都会默认在波形界面中加载testbench顶层的信号波形,并自行仿真1000ns后停止。当我们想查看对应模块的波形时,需要自己去手动添加,并且为了防止跑一段时间仿真后,添加新模块或者信号却发现没有记录波形,就要提前手动在控制台上执行log -r ./*命令来实现对全部信号波形的记录。但是每当我们修改完代码,关闭重启仿真器再一次仿真时,就需要将之前的操作(删改添加对应模块信号,执行log -r ./*等)重新完成一遍才能继续跑出想看的信号波形。尽管可以通过将仿真时添加的模块信号保存为*.do文件,下次仿真通过执行do *.do的形式来快速添加之前波形;但在频繁修改代码,需要经常重新仿真的情况下,每次都手动去添加信号的操作会比较影响到我们的情绪,那么能否通过脚本语言比如Python来实现一键仿真并自动添加好所需要的模块信号呢?
网络交换FPGA
2020/08/28
3.1K0
【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化
摆脱Vivado单独建仿真环境的终极解决方案
)中就曾提到,隔行如隔山,做芯片的人永远无法理解只做FPGA样机的人在某些情况下不做仿真就直接上板的做法,非芯片设计出身只做FPGA样机的人也不知道这个世界上还存在更为高效的Verilog或VHDL语言的仿真工具和仿真方法,也不理解为了把一个芯片做到极致,必须严格要求代码规范的做法。为了能够使用上一篇文章中高效的Verdi或者SimVision仿真调试工具,脱离Vivado等仿真工具单独搭建仿真环境的就成为比较急迫的需求了。
网络交换FPGA
2019/10/29
1.9K0
摆脱Vivado单独建仿真环境的终极解决方案
蜂鸟E203系列——Linux开发工具
Vivado安装iverilog安装gtkwave 安装安装iverilog_gtkwave实例使用清华镜像站安装 gtkwave安装iverilog仿真实战MCU JTAG安装RISC-V工具链安装
瓜大三哥
2020/07/09
1.8K0
【软件分享】脱离Vivado建立单独仿真环境软件
FPGA项目开发的过程中,需要完成设计代码开发、验证环境搭建、仿真分析、板级验证等操作,在这个过程中,许多操作虽然必不可少但是步骤是重复的。辅助软件通过预先定义的处理模式,对一些重复性复杂操作通过Python辅助软件使操作简化以提高项目开发效率。独立仿真可以不依赖Vivado,简化仿真步骤,但建立独立仿真往往需要复杂繁琐的步骤,所以简化建立独立仿真的步骤很有必要。
网络交换FPGA
2023/09/20
6100
【软件分享】脱离Vivado建立单独仿真环境软件
Ubuntu 16.04下iTop4412环境搭建+Android4.0.3编译
使用cd 命令,进入解压出来的“Android_JDK” -->“jdk6”文件夹,运行脚本文件
知忆
2021/06/13
8150
Modelsim独立仿真Vivado Clocking Wizard IP Core
  工欲善其事,必先利其器。在使用Vivado自带的仿真软件仿真的时候,相对于更优秀的仿真工具Modelsim,效率低了很多,为了更高效的开发,我尝试着用Vivado级联Modelsim仿真,但是级联后还是有一些不方便,所以我便直接使用Modelsim独立仿真,但是对于IP Core的话,就需要添加Vivado IP Core的库文件,本人查阅了很多资料,最终实现了使用Modelsim仿真Vivado Clocking Wizard IP Core,软件版本,Vivado 2017.3、Modelsim S
NingHeChuan
2018/04/02
2.4K0
Modelsim独立仿真Vivado Clocking Wizard IP Core
海思AI芯片(Hi3516DV300/CV500)开发(搭建Linux开发环境)
前言:此篇搭建环境的 Linux 平台为 ubuntu16.0.4 64 位系统,sdk 的目标平台为Hi3519DV300\CV500 系列。
程序员小猿
2021/01/19
3.5K0
海思AI芯片(Hi3516DV300/CV500)开发(搭建Linux开发环境)
[无聊的软件安装] 从零搭建深度学习环境简明教程
前方图片已沦陷,建议后台回复 环境 获取word版,下载到电脑上方便查看。 主要包括以下内容: 1. 安装Ubuntu 16.04 系统 2.安装Ubuntu系统必要软件 3. 安装cuda和cudnn 4. 安装TensorFlow,Keras 然后后面会用到很多命令,但是别问为什么要这样做哈!安装软件呢,是一件特别无聊的事情,但是当你全部都安装完成之后,一种成就感油然而生啊,有木有!加油!!! 1. 下载Ubuntu 一般来说国内的下载地址有两个,一个是阿里云镜像,一个是网易源镜像。这里给一个网易源的地
用户1622570
2018/04/11
9530
[无聊的软件安装] 从零搭建深度学习环境简明教程
Ubuntu Touch环境搭建
最近搞了一下Nexus 5的MultiRom Manger,体验了一把Ubuntu Touch和Android L,总体感觉还不错,不过Android L的NFC驱动还有问题,Ubuntu Touch优化还不足,画面有点卡,而且无法关背光。于是萌生了参与Ubuntu Touch驱动开发的念头,也算是把工作当成一种兴趣吧。
sickworm
2019/02/27
1.5K0
开源verilog仿真工具iverilog+GTKWave初体验
本文将介绍如何使用Icarus Verilog+GTKWave来进行verilog文件的编译和仿真。
数字芯片社区
2020/07/22
2.8K0
Ubuntu18.04LTS下cuda10.0+cudnn7.5+TensorFlow1.13环境搭建
前言 之前写过cuda环境的搭建文章, 这次干脆补全整个深度学习环境的搭建. ---- 开发环境一览 CPU: Intel core i7 4700MQ GPU: NVIDIA GT 750M
sean_yang
2019/03/15
2K0
Ubuntu18.04LTS下cuda10.0+cudnn7.5+TensorFlow1.13环境搭建
ubuntu编译安卓源码_安卓源码编译环境
编译android源码只支持jdk 1.6,所以如果需要编译源码必须下载jdk 1.6,不能下载最新的jdk 1.7,如果不需要编译源码则可以下载1.7版本的。
全栈程序员站长
2022/11/11
16K0
Android源码环境搭建(aosp Ubuntu 16.04/20.04)
Android源码环境搭建(aosp Ubuntu 16.04) 作者:千里马 腾讯课堂千里马手把手教你学framework课程地址:https://ke.qq.com/course/package/
千里马学框架
2023/06/27
8130
Android源码环境搭建(aosp Ubuntu 16.04/20.04)
Sigmastar SSD201 SSD202D主板开发环境搭建
从百度云网盘搭建 从网盘中获取SDK 源码,拷贝到Ubuntu虚拟机中。 百度云网盘链接:https://pan.baidu.com/s/1JCRKtwl2oojpnwfXDeWqvQ?pwd=ido6 Ubuntu版本建议选用18.04版本,版本太低的Ubuntu可能存在区别,导致编译出问题。 SDK包括以下文件: 解压密码:industio666
Industio_触觉智能
2024/12/25
2390
Modelsim中UVM环境的搭建
我安装的是 modelsim-win64-10.7-se.exe 这个版本,安装并激活成功后,在modelsim的安装目录就可以看到已经编译好的 UVM库,生成了.dll文件,供UVM验证使用。
数字积木
2021/04/15
2.4K0
【干货】推荐一款FPGA仿真调试鸟枪换炮的工具!
调试FPGA,大家常用的工具主要有以下几种:Quartus,ISE或Vivado ,而仿真工具则常用ModelSim,个别初学者甚至还拿ISE/Vivado或Quartus做过仿真。
网络交换FPGA
2019/10/29
10.4K2
【干货】推荐一款FPGA仿真调试鸟枪换炮的工具!
推荐阅读
相关推荐
[源码]Vivado调用Questa Sim仿真小技巧
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档