前往小程序,Get更优阅读体验!
立即前往
发布
社区首页 >专栏 >Vivado 2019.1新特性(2):report_ram_utilization

Vivado 2019.1新特性(2):report_ram_utilization

作者头像
Lauren的FPGA
发布2019-10-30 21:46:04
发布2019-10-30 21:46:04
1.6K0
举报
文章被收录于专栏:Lauren的FPGALauren的FPGA

report_ram_utilization这个命令在Vivado2018.3版本中就已经存在。在2019.1的版本中有了微小的更新,增加了一个新的选项-include_path_info。借此,我们详细介绍一下这个命令。

尽管通过report_utilization命令可查看不同RAM(Block RAM,Distributed RAM,URAM)的资源利用率,但report_ram_utilization能够获得更多的信息,这对于时序分析非常有利。

report_ram_utilization生成报告由五部分构成。

第一部分是Summary,显示了不同RAM的利用率,如下图所示。

第二部分Memory Description显示了Memory Name、Array Size和Memory Type等信息,如下图所示。其中通过Memory Name结合get_cells命令可找到对应的Memory。

第三部分Memory Utilization显示了每个Memory的大小以及Primitive,如下图所示。在这部分内容中可以看到每个Memory的深度、宽度等信息。

第四部分Memory Performance主要用于时序分析,如下图所示。在这部分可以看到DOA_REG、DOB_REG等Block RAM的属性,据此可判定该BRAM是否使用了自带的Embedded Register。同时还可以看到IREG_A、OREG_A等UltraRAM的属性,据此可判定该URAM是否使用了自带的输入寄存器和输出寄存器。

第五部分Memory Power主要用于分析BRAM对整个设计的功耗贡献,如下图所示。从这里可以看到每个BRAM各自端口的WRITE_MODE(READ_FIRST、WRITE_FIRST和NO_CHANGE)。

这个命令的使用方法也很简单,如下图所示。可以针对整个设计使用该命令,也可以针对某个模块使用该命令,只需添加选项-cells。生成报告可以在Tcl Console里直接显示,也可通过选项-file保存在指定文件中。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2019-06-18,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 Lauren的FPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档