Vivado设计中小知识

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

今天给大侠带来了Vivado设计中小知识，日积月累，量变到质变，话不多说，走着。

Vivado综合报multi-driven nets的错误的解决方法：

这个错误是因为对于同一个信号，在不同的地方给它赋值。比如在两个always块中给同一个信号赋值。但是要注意，综合报错的位置不一定是错误赋值的位置，追踪定位这个错误的方法：

1：在整个工程文件中，搜索出现多驱动的信号，详细对照这个信号的赋值情况

2：直接生产RTL Schematic, 通过生产的电路图，查看是否有多驱动的情况出现

Vivado中ASYNC_REG命令讲解

（*ASYNC_REG = "TRUE"*）命令用于声明寄存器能够接收相对于时钟源的异步数据，或者说寄存器是一个同步链路上正在同步的寄存器。这条命令可以放在任何寄存器上，除了设置它的值为TRUE外还可以设置为FALSE.

例子：（*ASYNC_REG = "TRUE"*） reg [0:0] async_rst = 0;

这样可以强制指定async_rst为异步时钟输入。

后续会持续更新，带来 ISE、Quartus II 、candence等安装相关设计教程，希望大侠持续关注。

大侠，江湖偌大，愿一切安好，有缘再见！