前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >低功耗设计 | always on cell

低功耗设计 | always on cell

作者头像
数字芯片社区
发布于 2022-02-11 00:32:41
发布于 2022-02-11 00:32:41
2.4K00
代码可运行
举报
文章被收录于专栏:数字芯片数字芯片
运行总次数:0
代码可运行

什么是 Always-On Logic Cells?

有些逻辑需要在关机期间保持活动状态,如Power Switch Cell、Retention Register Cells、Isolation Cells,他们就被称为Always-On Logic Cells。它可以不管voltage area的关断与否,一直保持常开的状态。

Always-On Logic Cell

用在什么地方?

它与普通cell的区别在于,多了一个secondary power pin,这个second power pin必须连在always on stripe上。通常由于它的面积很大,而且secondary pg pin又占绕线资源,所以一般很少用它。它一般加在feedthrough net上比较多,也可以加SRPG cell的control端或者isolation cell的enable端

feedthrough net

SRPG cell

isolation cell

UPF文件描述always on buffer,如下所示:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
define_always_on_cell -cells { VIAONPTBUFF} \ buffer cell名字
 -ground {GND}  \  primary ground pin
-ground_switchable {GNDINT} \  secondary ground pin
 -power {VDD}  primary power pin

Liberty always-on buffer,仅供参考

在这些Cell的Liberty格式描述中就会有一个属性“always-on”是true。同时对于Always-On Logic Cells,pg_pin描述一般都会有两组,primary和backup,工具看到该cell为Always On,就会把2组电源地都接到长开的电源/地上。

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
cell(buffer_type_AO) { 
always_on : true; 
pg_pin(VDD) { 
voltage_name : VDD; 
pg_type : primary_power; 
} 
pg_pin(VDDB) { 
voltage_name : VDDB; 
pg_type : backup_power; 
} 
pg_pin(VSS) { 
voltage_name : VSS; 
pg_type : primary_ground; 
} 
... 
pin (A) { 
related_power_pin : VDDB; 
related_ground_pin : VSS; 
} 
pin (Y) { 
function : "A"; 
related_power_pin : VDDB; 
related_ground_pin : VSS; 
power_down_function : "!VDDB + VSS"; 
} 
...

参考资料

  • Synopsys®Low-Power Flow
  • https://blog.csdn.net/Tao_ZT/article/details/102456728
本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2022-02-07,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 数字ICer 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
低功耗设计 | isolation cell
isolation cell(隔离单元),通常用于电源关断技术(PSO)和多电源多电压技术(MSMV)。起到不同电压域之间的电压钳制和隔离作用。
数字芯片社区
2022/02/11
3.8K0
低功耗设计 | isolation cell
低功耗设计 | level shifter
在multi-voltage design中,将信号从一个power domain到另一个power domain需要一个Level Shifters(电压/电平转换器)。level shifter用作缓冲器,输入端有和输出端的电压域不同,若不进行电压转换,可能无法正常工作;
数字芯片社区
2022/02/11
6.7K0
低功耗设计 | level shifter
低功耗设计 | retention register
在电源关断模块有可能要求register对关断前的数据进行锁存或者在电源打开后要求对锁存的数据进行恢复,这就需要特殊的单元Retention Register。
数字芯片社区
2022/02/11
1.5K0
低功耗设计 | retention register
论功耗 | 一文搞懂 UPF2.1 编写Power Intent
Power intent 内容其实十分简明,概括来说一个完整的1801 文件可以分成三部分:
老秃胖驴
2019/09/23
17.5K0
论功耗 | 一文搞懂 UPF2.1 编写Power Intent
低功耗设计 | power switch
Power Switch(电源开关单元)。用于电源关断技术(Power Shut Off, PSO),它通过关断芯片中暂时不需要的某个区域或者某个子模块的供电电压,来达到降低静态功耗的目的。
数字芯片社区
2022/02/11
9.2K0
低功耗设计 | power switch
P&R | 物理设计流程概述
题记,VLSI System Design 上的这篇文章其实没什么实质性的内容,只是一个特别特别笼统的概述,而且由于年久失修,某些地方的概念欠完备,但该文趣味十足,尤其是文中的手图——阐释了什么叫『简约美』,沉溺于这几张手图,所以一定要转一下,文章前半部分做了非一一对应的翻译,后半部分翻译过来比译制片都搞笑,还是看原文把,或者只看图就可以了。
老秃胖驴
2020/03/13
3K0
低功耗 | 从综合到PostRoute 功耗的Gap 有多大
PPA, Performance, Power, Area 是衡量一颗芯片的基本指标,这三大指标中Power 是最诡诈的,它不像Performance 跟Area 是可相对精确计算的,而Power 在芯片回来之前都只能估算,至于估算值跟实际值相差几何,也是一个说不清道不明的东西,部分讨论可回顾《探讨 | 功耗应该在哪个corner 看?》。至于为什么,老驴大致总结了几点,请驴友补充:
老秃胖驴
2020/07/09
2.1K0
低功耗 | 从综合到PostRoute 功耗的Gap 有多大
Innovus 小技巧 | Innovus 中如何验证低功耗设计
此处论及的低功耗设计是指带IEEE1801 或CPF 的设计,即有多个电压域的设计,对于这样的设计,power mesh 跟placement 做完后,通常需要检查:
老秃胖驴
2019/05/30
3.2K0
芯片设计中的功耗挑战和低功耗设计
在早期的IC设计中,关注的参数主要是性能(timing)和面积(area)。EDA工具在满足性能要求的情况下,最小化面积。此时,功耗是一个不怎么被关心的问题。
AsicWonder
2023/09/01
1.1K0
芯片设计中的功耗挑战和低功耗设计
综合概述及工艺库
.ddc文件包含许多丰富信息,如映射的门电路信息与网表、寄生参数、.v的网表、SDF标准延时信息、SDC约束、工作条件等信息。
数字芯片社区
2022/09/19
1.2K0
综合概述及工艺库
STM32通用低功耗组件——PM
嵌入式系统低功耗管理的目的在于满足用户对性能需求的前提下,尽可能降低系统能耗以延长设备待机时间。高性能与有限的电池能量在嵌入式系统中矛盾最为突出,硬件低功耗设计与软件低功耗管理的联合应用成为解决矛盾的有效手段。现在的各种 MCU 都或多或少的在低功耗方面提供了管理接口。比如对主控时钟频率的调整、工作电压的改变、总线频率的调整甚至关闭、外围设备工作时钟的关闭等。有了硬件上的支持,合理的软件设计就成为节能的关键,一般可以把低功耗管理分为三个类别:
AIoT-KK
2020/07/13
1.4K0
STM32通用低功耗组件——PM
DC综合库(时序库)和DC的设计对象
前面一直说到综合库/工艺库这些东西,现在就来讲讲讲综合库里面有什么东西,同时也讲讲synopsys的Design Ware库。主要内容分为三个部分:标准单元库、DC的设计对象、Design Ware库。
数字芯片社区
2020/07/20
2.5K0
DC综合库(时序库)和DC的设计对象
芯片设计中的ECO是什么?
如标题所写,我们今天聊一聊IC设计种的ECO。在展开关于ECO的概念之前,我们先大致捋下数字IC设计的流程,有助于我们后面的讨论。
数字芯片社区
2021/10/22
36.1K0
芯片设计中的ECO是什么?
【嵌入式】常用英文缩写及单词整理
LuckiBit
2024/12/11
4100
Tina_Linux_PMU_开发指南
在Tina 系统中,有两种dts 文件。一是用于保存芯片所有平台的模块配置${CHIP}.dtsi,二是保存每一个板级平台的设备信息的board.dts。两者的区别主要是:前
韦东山
2023/02/25
3.2K0
Tina_Linux_PMU_开发指南
STM32F103C8T6单片机简介「建议收藏」
STM32F103C8T6是一款由意法半导体公司(ST)推出的基于Cortex-M3内核的32位微控制器,硬件采用LQFP48封装,属于ST公司微控制器中的STM32系列。除了被我们熟知的STM32,ST公司还有SPC5X系列、STM8系列等,具体参数如下:
全栈程序员站长
2022/08/10
13.7K0
STM32F103C8T6单片机简介「建议收藏」
ASIC数字设计:前端设计、验证、后端实现
数字系统设计中有三个重要的设计级别概念:行为级(Behavior Level)、寄存器传输级(Register Transfer Level)和门级(Gate level)。其中,
AsicWonder
2023/09/01
9730
ASIC数字设计:前端设计、验证、后端实现
DC中常用到的命令(示例)总结
本文将描述在Design Compliler中常用到的命令,这些命令按照流程的顺序进行嵌套讲解,主要是列举例子;大概的讲解布局如下所示:
数字芯片社区
2020/07/20
8.7K0
DC中常用到的命令(示例)总结
Linux Regulator Framework(2)_regulator driver
转自蜗窝科技:http://www.wowotech.net/pm_subsystem/regulator_driver.html 说实话,这篇好难懂啊。。。 1. 前言  本文从regulator driver的角度,描述怎样基于regulator framework编写regulator驱动。同时,以此为契机,学习、理解regulator有关的物理特性,以便能够更好的使用它们。 2. regulator driver的实现步骤 2.1 确定系统中regulator有关的硬件组成 提起硬件,最好能有个
233333
2018/03/29
2.8K0
Linux Regulator Framework(2)_regulator driver
FPGA/IC领域术语表
FPGA/IC领域术语表 Chip Architecture芯片架构 ADC: Analog to Digital Converter 模数转换器 AES: Advanced encryption standard 高级加密标准 Adder: Circuit to add two numbers 将两个数字相加的电路 ALU: Arithmetic logic unit 算术逻辑单元 Amdahl's Law: Amdahl's law of diminishing returns for
碎碎思
2022/04/14
1.3K0
FPGA/IC领域术语表
相关推荐
低功耗设计 | isolation cell
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档
本文部分代码块支持一键运行,欢迎体验
本文部分代码块支持一键运行,欢迎体验