Loading [MathJax]/jax/input/TeX/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >浅谈JK触发器

浅谈JK触发器

作者头像
根究FPGA
发布于 2020-08-03 14:01:03
发布于 2020-08-03 14:01:03
2.2K0
举报
文章被收录于专栏:根究FPGA根究FPGA

数字电路中的基本逻辑单元,JK触发器具有清零、置一、保持、翻转的功能,在实际应用中具有较强的通用性,可以很灵活的转换为D触发器或T触发器。

JK触发器的特征方程为:

Qn+1=J(~Qn)+(~K)Qn

当JK=2’b00时,Qn+1=Qn,具有保持功能

当JK=2’b01时,Qn+1=0,清零功能

当Jk=2’b10时,Qn+1=1,置一功能

当JK=2’b11时,Qn+1=~Qn,翻转功能

对于D触发器,其特性方程为:Qn+1=D

将JK触发器实现D触发器功能的方式为:

令D= J(~Qn)+(~K)Qn即D(Qn+~Qn)=J(~Qn)+(~K)Qn=DQn+D(~Qn),用门电路实现上述函数即可转换成为jk触发器,如下图所示:

事情的起因是:最近遇到的一个问题,问使用的JK触发器实现了几进制计数器的功能,如下图所示:

开始还觉得有点无法理解,后来理了一下思路,对于JK0、JK1、JK2三个触发器其特性方程分别为:

设置Q2Q1Q0初始值皆为0,则状态转移框图为:

触发器实现了从000到011到010到001到100又返回到000的状态转移,从而实现了一个五进制计数器的功能。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2020-07-30,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 根究FPGA 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
D触发器 (D-FF)详解
所谓同步清零是指在清零输入信号有效,并且CP的有效边沿(如上升沿)到来时,才能将触发器清零。
timerring
2023/02/24
3.7K0
D触发器 (D-FF)详解
数字电路实验报告
目前数字电路的实验,通常都在数字逻辑实验箱上进行,实验箱一般包括以下几个部分组成:
十二惊惶
2024/02/28
4910
数字电路实验报告
HDLBits:在线学习 Verilog (十九 · Problem 90 - 94)
我们用3个包含触发器和多路选择器的子模块来实现图中电路。题目要求我们写出包含一个触发器和一个多路选择器的子模块。
数字积木
2021/04/15
5940
【收藏】FPGA数字IC刷题58个Verilog代码及讲解(状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频)
牛客 Verilog 刷题入门篇1~24 + 进阶篇1~34 题解代码,所有代码均能通过测试,配合视频讲解效果更佳。本文给出代码,部分题目给出必要说明。 很多题目本身出题有些问题,着重理解题目,没必要钻牛角尖。
FPGA探索者
2022/11/01
3.1K0
【收藏】FPGA数字IC刷题58个Verilog代码及讲解(状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频)
‘SHIT’上最全有限状态机设计研究(二)-时钟同步状态机分析1
本系列主要针对有限状态机进行分析和设计,其中主要包括两部分:时钟同步状态机的分析和时钟同步状态机的设计,预计会有五篇文章进行展开,其中介绍一篇,分析和设计分别有两篇,每一部分都会有相应的实例。
碎碎思
2020/06/30
5190
毛刺的产生与消除
当一个逻辑门的输入有两个或两个以上的变量发生改变时,由于这些变量是经过不同路径产生的,使得它们状态改变的时刻有先有后,这种时差引起的现象称为竞争(Race)。竞争的结果将很可能导致冒险(Hazard)发生(例如产生毛刺),造成错误的后果,并影响系统的工作。
数字芯片社区
2020/07/20
5.6K0
毛刺的产生与消除
【Verilog】移位寄存器总结:移位寄存器、算数移位寄存器、线性反馈移位寄存器(LFSR)
LFSR用于产生可重复的伪随机序列PRBS,。如图所示。其中gn为反馈系数,取值只能为0或1,取为0时表明不存在该反馈之路,取为1时表明存在该反馈之路;这里的反馈系数决定了产生随机数的算法的不同。
全栈程序员站长
2022/09/13
2.7K0
【Verilog】移位寄存器总结:移位寄存器、算数移位寄存器、线性反馈移位寄存器(LFSR)
同步计数器设计与建模
计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等。
timerring
2023/02/24
8900
同步计数器设计与建模
【Electronics】数字电路实验——交通灯设计
为了确保十字路口的车辆顺利、畅通地通过,往往都采用自动控制信号灯来进行指挥。其中红灯(R)亮,表示该条道路禁止通行;黄灯(Y)亮表示停车;绿灯(G)亮表示允许通行。 本文探讨了简单的交通灯逻辑控制电路设计,设计了南北和东西两个方向的十字路口交通灯控制电路,同时实现简单的倒计时功能。
全栈程序员站长
2022/09/14
2.3K0
九种移位寄存器原理与设计(循环(左、右、双向)移位寄存器、逻辑和算术移位寄存器、串并转换移位寄存器、线性反馈移位寄存器LFSR)
经典电路设计是数字IC设计里基础中的基础,盖大房子的第一部是打造结实可靠的地基,每一篇笔者都会分门别类给出设计原理、设计方法、verilog代码、Testbench、仿真波形。然而实际的数字IC设计过程中考虑的问题远多于此,通过本系列希望大家对数字IC中一些经典电路的设计有初步入门了解。能力有限,纰漏难免,欢迎大家交流指正。快速导航链接如下:
Loudrs
2023/05/16
14.4K0
九种移位寄存器原理与设计(循环(左、右、双向)移位寄存器、逻辑和算术移位寄存器、串并转换移位寄存器、线性反馈移位寄存器LFSR)
Verilog时序逻辑硬件建模设计(一)锁存器D-latch和触发器Flip-Flop
时序逻辑被定义为数字逻辑,其输出是当前输入和过去输出的函数。因此,时序逻辑可以保存二进制数据。时序逻辑元件是锁存器和触发器,用于设计给定的功能。对于RTL设计工程师来说,了解基于时钟的逻辑电路的高效RTL设计是至关重要的。在复杂的设计中,时序逻辑元件用于保存大量数据。该逻辑在时钟上触发。在实际应用中,描述可以在时钟的正边缘或负边缘触发的逻辑电路。人们总是期望所设计的电路在有限的时钟周期内产生有限的输出。图5.1描述了在时钟正边缘触发的基本时序逻辑。逻辑输出是当前输入和过去输出的函数。
碎碎思
2022/03/11
2K0
Verilog时序逻辑硬件建模设计(一)锁存器D-latch和触发器Flip-Flop
基于Verilog HDL的状态机描述方法
设计一个序列检测器电路。功能是检测出串行输入数据Sin中的4位二进制序列0101(自左至右输入),当检测到该序列时,输出Out=1;没有检测到该序列时,输出Out=0。(注意考虑序列重叠的可能性,如010101,相当于出现两个0101序列)。
timerring
2023/02/13
5970
基于Verilog HDL的状态机描述方法
寄存器和移位寄存器分析与建模
与普通移位寄存器的连接不同,输入端D连接两个不同的数据源,一个数据源为前级的输出,用于移位寄存器的操作;另一个数据来自于外部输入,作为并行操作的一部分。
timerring
2023/02/24
1.5K0
寄存器和移位寄存器分析与建模
HDLBits: 在线学习 SystemVerilog(十七)-Problem 106-114(移位寄存器)
HDLBits 是一组小型电路设计习题集,使用 Verilog/SystemVerilog 硬件描述语言 (HDL) 练习数字硬件设计~
碎碎思
2023/02/14
7880
HDLBits: 在线学习 SystemVerilog(十七)-Problem 106-114(移位寄存器)
FPGA零基础学习:数字电路中的时序逻辑
大侠好,欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
FPGA技术江湖
2021/03/15
6350
数字电子技术课程设计八路抢答器报告_八路抢答器课程设计参考
做的东西还是有一些bug,到最后答辩完事之后就开始复习期末考试了,没时间再整 有错误请指正
全栈程序员站长
2022/11/01
1.2K0
数字电子技术课程设计八路抢答器报告_八路抢答器课程设计参考
序列发生器(两类序列、三种设计方法和两种发生模式|verilog代码|Testbench|仿真结果)
经典电路设计是数字IC设计里基础中的基础,盖大房子的第一部是打造结实可靠的地基,每一篇笔者都会分门别类给出设计原理、设计方法、verilog代码、Testbench、仿真波形。然而实际的数字IC设计过程中考虑的问题远多于此,通过本系列希望大家对数字IC中一些经典电路的设计有初步入门了解。能力有限,纰漏难免,欢迎大家交流指正。快速导航链接如下:
Loudrs
2023/05/12
4.2K0
序列发生器(两类序列、三种设计方法和两种发生模式|verilog代码|Testbench|仿真结果)
FPGA基础知识极简教程(1)从布尔代数到触发器
从初学者对数字设计的疑问?到什么是FPGA?什么是ASIC?再到布尔代数如何在FPGA内部实现?最后到数字设计的核心元件触发器?本文将从简洁的角度带你认识这些数字设计的必备基础知识!
Reborn Lee
2020/06/29
1.8K0
FPGA学习altera系列: 第十一篇 流水灯设计
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。
FPGA技术江湖
2020/12/29
5830
FPGA学习altera系列: 第十一篇 流水灯设计
题解 | Verilog刷题解析及对应笔试面试注意点【1-5】(涉及复位、有符号数问题等)
目的:不仅仅是解题,更多的是想从真实的FPGA和数字IC实习秋招和实际工程应用角度,解读一些【笔试面试】所注意的知识点,做了一些扩展。
FPGA探索者
2022/05/26
8430
题解 | Verilog刷题解析及对应笔试面试注意点【1-5】(涉及复位、有符号数问题等)
推荐阅读
D触发器 (D-FF)详解
3.7K0
数字电路实验报告
4910
HDLBits:在线学习 Verilog (十九 · Problem 90 - 94)
5940
【收藏】FPGA数字IC刷题58个Verilog代码及讲解(状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频)
3.1K0
‘SHIT’上最全有限状态机设计研究(二)-时钟同步状态机分析1
5190
毛刺的产生与消除
5.6K0
【Verilog】移位寄存器总结:移位寄存器、算数移位寄存器、线性反馈移位寄存器(LFSR)
2.7K0
同步计数器设计与建模
8900
【Electronics】数字电路实验——交通灯设计
2.3K0
九种移位寄存器原理与设计(循环(左、右、双向)移位寄存器、逻辑和算术移位寄存器、串并转换移位寄存器、线性反馈移位寄存器LFSR)
14.4K0
Verilog时序逻辑硬件建模设计(一)锁存器D-latch和触发器Flip-Flop
2K0
基于Verilog HDL的状态机描述方法
5970
寄存器和移位寄存器分析与建模
1.5K0
HDLBits: 在线学习 SystemVerilog(十七)-Problem 106-114(移位寄存器)
7880
FPGA零基础学习:数字电路中的时序逻辑
6350
数字电子技术课程设计八路抢答器报告_八路抢答器课程设计参考
1.2K0
序列发生器(两类序列、三种设计方法和两种发生模式|verilog代码|Testbench|仿真结果)
4.2K0
FPGA基础知识极简教程(1)从布尔代数到触发器
1.8K0
FPGA学习altera系列: 第十一篇 流水灯设计
5830
题解 | Verilog刷题解析及对应笔试面试注意点【1-5】(涉及复位、有符号数问题等)
8430
相关推荐
D触发器 (D-FF)详解
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档