Loading [MathJax]/jax/output/CommonHTML/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
社区首页 >专栏 >Xilinx FPGA中HP HR HD bank分别是什么用途

Xilinx FPGA中HP HR HD bank分别是什么用途

作者头像
猫叔Rex
发布于 2022-03-30 12:53:10
发布于 2022-03-30 12:53:10
2.6K0
举报
文章被收录于专栏:科学计算科学计算

在开发FPGA绑定管脚时,经常会看到HP Bank、HR Bank和HD Bank,它们分别是什么意思?分别可以适用于哪些应用个?  

首先我们要明确一点,这几个概念都是在7系列之后才有的,其中7系列的FPGA中有HP Bank和HR Bank,UltraScale FPGA有HP Bank、HR Bank和HD Bank,但并不是一个FPGA中会同时包含HP/HR/HD Bank。

  • HP:High Performance
  • HR:High Range
  • HD:High Density

  HP Bank,从名字就可以看出来,应用于高性能也就是速度比较高的场景,比如DDR或者其它高速差分总线(不是gtx),由于速率比较高,Bank电压最高也只能到1.8V。

  HR Bank表示支持wider range of I/O standards,最高能够支持到3.3V的电压。

  HD Bank应用于低速I/O的场景,最高速率限制在250M以内,最高电压也是支持到3.3V

  Kintex UltraScale 和Virtex UltraScale中有HP Bank和HR Bank,Virtex UltraScale+系列中只有HP Bank,Zynq UltraScale+ MPSoC 和Kintex UltraScale+ 系列包含HP和HR Bank。

由于应用场景不同,支持的IO原语也有差异,下图是7系列FPGA HP Bank和HR Bank支持的特性:

下图是UltraScale系列FPGA HP Bank和HR Bank支持的特性:

HD Bank由于相对特殊一些,单独列了出来:

在UG575中也可以看到不同的FPGA中HR、HP和HD Bank的IO数量:

这里我们讲到了7系列和UltraScale系列,就顺便提一下UltraScale系列相对7系列的新的feature:

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2022-02-09,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 傅里叶的猫 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
​Xilinx UltraScale 介绍与产品选型
Xilinx 全新 16 纳米及 20 纳米 UltraScale™ 系列基于首款架构,不仅覆盖从平面到 FinFET 技术乃至更高技术的多个节点,同时还可从单片 IC 扩展至 3D IC。在 20 纳米技术领域,Xilinx 推出了首款 ASIC-Class 架构,不仅支持数百 Gb 级的系统性能,在全线路速度下支持智能处理,而且还可扩展至 Tb 和 Tf 级别。在 16 纳米工艺方面,UltraScale+ 系列将全新存储器、3D-on-3D 和多处理 SoC (MPSoC) 技术进行完美结合,可实现领先一代的价值。
FPGA开源工作室
2021/03/30
1.4K0
​Xilinx UltraScale 介绍与产品选型
【Vivado那些事儿】FPGA如何计算上拉及下拉强度
要计算内部上拉或下拉强度,需要从器件 DC 及 AC 开关特性数据手册获得 Irpu(最大值)或 Irpd(最大值)。
碎碎思
2022/03/11
7500
ZYNQ MPSOC浅说
Zynq UltraScale+ MPSoC PL 部分等价于 FPGA。简化的 FPGA 基本结构由 6 部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。
FPGA开源工作室
2024/07/06
3650
ZYNQ MPSOC浅说
Xilinx芯片太贵,我选择国产替代!聊聊国产FPGA芯片选型
最近公司在进行FPGA国产化方案的准备工作,正在做市场的调研,也约了国内几家FPGA厂商的市场工程师来交流。
单片机点灯小能手
2022/05/19
3.6K0
Xilinx芯片太贵,我选择国产替代!聊聊国产FPGA芯片选型
FPGA上电时序
因为ZYNQ 的 PS 和 PL 部分的电源有上电顺序的要求,在电路设计中,按照ZYQN 的电源要求设计,上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO,下图为电源的电路设计:
瓜大三哥
2020/09/04
3.6K0
FPGA上电时序
FPGA Xilinx Zynq 系列(三)
今天给大侠带来FPGA Xilinx Zynq 系列第三篇,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
1.1K0
原来ZYNQ的硬件设计如此简单!
哈喽,大家好,去年5月份曾经发表过一篇关于ZYNQ核心板介绍的文章(ZYNQ核心板用户手册),当时该板卡存在有一些设计错误,后面博主针对这些设计错误进行了更正,重新优化了一版新的设计,其中比较大的改动为更换了板卡的核心芯片,由原来的 XC7Z020-2CLG484I 更换为 XC7Z020-2CLG400I ,因此将这两个板卡当做两个独立型号的产品。这篇文章对这个新的板卡进行一次全面的介绍 ,后期将开通购买渠道。
FPGA技术江湖
2025/03/17
1130
原来ZYNQ的硬件设计如此简单!
最新最全的DSP+FPGA视频/高速AD开发案例合集来了,附上源码
TI C6678 + Xilinx Kintex-7作为DSP+FPGA架构的经典组合,凭借FPGA的高速采集和DSP的高性能算法处理完美结合的特性,一直被广泛应用于视频追踪、图像处理、软件无线电、雷达探测、光电探测、水下探测以及定位导航等嵌入式应用场景。
创龙科技Tronlong
2022/08/30
1.7K0
最新最全的DSP+FPGA视频/高速AD开发案例合集来了,附上源码
Xilinx FPGA和CPLD供电
基于闪存技术的Xilinx CPLD具有较低的逻辑密度,功耗也比较低。为了提高逻辑密度、集成更多功能,PLD厂商的每一代器件都会采用当前最新的工艺技术。不同的功能需求以及集成工艺,使得PLD的供电电压有所不同。
瓜大三哥
2019/06/14
9590
基于FPGA的CameraLink视频开发案例
CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议,它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线,其中4对用于并行传输相机控制信号,另外2对用于相机和图像采集卡之间的串行通信(本质就是UART的两根线)。
FPGA开源工作室
2021/02/24
2.2K0
基于FPGA的CameraLink视频开发案例
介绍一篇可以动态编辑Xilinx FPGA内LUT内容的深度好文!
论文摘要:内部配置访问端口(ICAP)是基于Xilinx SRAM的现场可编程门阵列(FPGA)中实现的任何动态部分可重配置系统的核心组件。我们开发了一种新的高速ICAP控制器,名为AC ICAP,完全采用硬件实现。除了加速部分比特流和帧的管理的类似解决方案之外,AC ICAP还支持LUT的运行时重新配置,而无需预先计算的部分比特流。通过对比特流执行逆向工程,可以实现最后的特性。此外,我们采用了这种基于硬件的解决方案,以提供可从MicroBlaze处理器访问的IP内核。为此,扩展了控制器并实现了三个版本,以便在连接到处理器的外围本地总线(PLB),快速单工链路(FSL)和AXI接口时评估其性能。因此,控制器可以利用处理器提供的灵活性,但利用硬件加速。它在Virtex-5和Kintex7 FPGA中实现。重新配置时间的结果表明,Virtex-5器件中单个LUT的运行时重新配置小于5us,这意味着与Xilinx XPS HWICAP控制器相比,速度提升超过380倍。
网络交换FPGA
2019/10/29
4.5K1
介绍一篇可以动态编辑Xilinx FPGA内LUT内容的深度好文!
Xilinx MPSoC PS/PL之间的数据交互和外设设计
MPSoC是Xilinx基于16nm工艺推出的异构计算平台,由于灵活、稳定,在业界得到了广泛的使用。异构计算是一个比较新的领域,需要协调硬件设计、逻辑设计、软件设计,对工程师的要求很高。实际设计过程中,很多工程师对实现PS/PL之间的数据交互感到头疼。 本文将介绍主要的PS/PL之间的数据交互办法。
hankfu
2020/09/14
2.9K0
Xilinx 7系列FPGA概览
Xilinx 7系列FPGA概览 文章目录 Xilinx 7系列FPGA概览 1.Xilinx的四个工艺级别 2.Virtex、Kintex、Artix和Spartan 3.7系列特点 4.7系列命名规则 5.7系列资源概括 ----   2015年11月,Xilinx推出Spartan®-7 FPGA系列,新一代产品开始更新,之前两篇文章:   FPGA 主流芯片选型指导和命名规则(一)   FPGA 主流芯片选型指导和命名规则(二)   介绍的FPGA都是比较老的一代,最近才开始关注类似的新闻,这一篇主
碎碎思
2020/06/30
2.7K0
基于FPGA的两种SDI视频方案(GTX+外接芯片)
SDI接口,全称是“数字分量串行接口(Serial Digital Interface)”。按速率可分为标准清新度SD-SDI、高清标准HD-SDI和3G-SDI,其对应速率分别是270Mb/s、1.485Gb/s和2.97Gb/s。目前在航空航天、军事、医疗、交通等领域,SDI的应用广泛度仅次于CameraLink接口。
FPGA开源工作室
2021/02/24
6.8K0
基于FPGA的两种SDI视频方案(GTX+外接芯片)
Zynq中FPGA上电时序
因为ZYNQ 的PS 和PL 部分的电源有上电顺序的要求,在电路设计中,按照ZYQN 的电源要求设计,上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO,下图为电源的电路设计:
瓜大三哥
2019/07/30
3.3K0
Xilinx XC7Z020双核ARM+FPGA开发板试用合集——硬件赏析
分享产品试用报告,测试板卡是基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板。
创龙科技Tronlong
2022/10/28
8310
Xilinx XC7Z020双核ARM+FPGA开发板试用合集——硬件赏析
AMD发布全新FPGA产品:升级16nm、功耗降低30%!
在收购赛灵思整整两年之后,AMD在3月5日终于正式发布了全新的FPGA产品“Spartan UltraScale+”,这也是Spartan FGPA系列的第六代。
芯智讯
2024/03/06
3650
AMD发布全新FPGA产品:升级16nm、功耗降低30%!
FPGA与LVDS信号兼容性分析方法
很多工程师在使用Xilinx开发板时都注意到了一个问题,就是开发板中将LVDS的时钟输入(1.8V电平)连接到了VCCO=2.5V或者3.3V的Bank上,于是产生了关于FPGA引脚与LVDS(以及LVDS-33,LVDS-25)信号相连时兼容性的问题,该专题就解决一下这类问题。总的来说,只要按照下面图 1和图 2流程进行判断即可。
碎碎思
2020/08/04
2.4K0
FPGA与LVDS信号兼容性分析方法
TMS320C6678 DSP + Xilinx Kintex-7 FPGA开发板硬件接口资源图解分享
本文主要介绍硬件接口资源以及设计注意事项等内,其中测试的应用板卡为TMS320C6678DSP + Xilinx Kintex-7 FPGA核心板,它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板,由核心板与底板组成。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/08/14
1.5K0
TMS320C6678 DSP + Xilinx Kintex-7 FPGA开发板硬件接口资源图解分享
FPGA几大厂商介绍,你知道的有哪些呢?
今天给大侠带来了FPGA几大厂商介绍,话不多说,上货。有些大侠近期在学习FPGA,但是你知道FPGA的几大厂商有哪些么,今天我们就来聊聊全球比较知名的FPGA几大厂商和国产FPGA厂商。
FPGA技术江湖
2021/04/14
3.5K0
相关推荐
​Xilinx UltraScale 介绍与产品选型
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档