前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >《亚稳态两级同步器方案详解》存在笔误,勘正

《亚稳态两级同步器方案详解》存在笔误,勘正

作者头像
FPGA探索者
发布2022-05-26 15:42:36
3840
发布2022-05-26 15:42:36
举报
文章被收录于专栏:FPGA探索者

以下文章内容有笔误,配图无误:

文中所述的两级同步器,都是针对的单bit脉冲慢时钟快时钟的同步,有3处提及到快时钟到慢时钟的地方,均改成慢时钟到快时钟。

所有配图均无误,快慢时钟频率倍数关系无误。

具体三处错误更正:

第2和第5点所说的快时钟到慢时钟快时钟——>慢时钟都改成:慢时钟到快时钟,文字有误,所有配图均无误。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2022-04-13,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 FPGA探索者 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档