信号完整性基础--反射（一）

时隔xx天，我们开启开第二章节反射相关知识的讲解。

01

概述

（1）定义：信号在传输线传播的过程中遇到阻抗不连续时造成部分信号回弹的现象，称之为反射。

反射的影响：反射会带来过冲、振铃、回沟等一系列现象，容易造成器件失效、逻辑判断出错、EMI等问题。

图1 反射问题示意图

（2）什么时候需要考虑反射：只有当走线的长度达到高速信号定义时需要考虑反射（信号边沿小于4~6倍的走线时延）。如果走线很短，产生的反射会被掩盖在边沿之中。

如下图边沿时间为0.1ns和0.3ns的信号在60mil和300mil走线不连续情况下的仿真结果。

图2、3 ADS仿真：不同边沿和走线长度对信号的影响

（3）传输过程中任何不均匀都会导致阻抗不连续，从而产生反射，比如线宽变化、过孔、连接器、走线分支等。

实际设计中，对于高速走线需要尽量减少过孔数量、同一层尽量保证走线宽度一致、减少走线分支。

图4 PCB中造成反射的常见案例

02

正负反射

（1）反射系数：反射信号与入射信号的比值，反射系数为正，则该反射为正反射。反射系数为负，该反射为负反射。

公式：𝝆=𝑽_𝒓𝒆𝒇𝒍/𝑽_𝒊𝒏𝒄 =(𝒁_𝟏−𝒁_𝟎)/(𝒁_𝟏+𝒁_𝟎 )

图5、6 ADS仿真：正反射和负反射

（2）全反射：接收端开路和短路的反射模型。末端开路，则反射系数为1，所有入射电压全部反射。末端短路，反射系数为-1，由于相位相反，叠加后为0。

如下图，以负载开路的正全反射模型为例，源端信号在经过串联匹配电阻和传输线阻抗分压后经过1ns的延迟到达负载端发生全反射，两信号叠加后幅值恢复为源信号。

图7、8 ADS仿真：正反射和负反射

（3）举例：在SD卡和eMMC的设计中，CLK信号通常会在源端串联一颗匹配电阻（典型的源端串联匹配+末端全反射模型）。左图是在匹配电阻位置测的波形，右图是卡座pin点测试的波形。两个都是对应位置的正常波形，但对于单向传输的高速信号，我们只需要关注接收端的波形质量即可。

图9 SD卡CLK信号源端和接收端波形对比

03

常见的波形问题分析

（1）过冲：上过冲、下过冲，分别指信号高于供电电源电压的最高电压，低于参考平面最低电压。

a、造成器件损坏，影响器件可靠性；

b、过冲之后的回冲会使得信号噪声容限减小，可能会造成逻辑判断错误。同时过大的回冲会使得电平有效判断时间的窗口减小，使时序紧张。

c、过冲主要由阻抗不匹配引起，阻抗不匹配的程度越大，过冲越严重。

图10、11 ADS仿真：过冲问题

（2）振铃：信号跳变后的震荡，由多次反射造成的，会使得信号的噪声容限减小。

a、过大的振铃会造成逻辑错误，会使得信号的高频分量增加，增大EMI。

b、振铃主要由输出阻抗与传输线阻抗不匹配，同时信号边沿快但高电平持续时间长造成的，或是由于信号之间的串扰、信号跳变引起的电源/地波动造成的。

图12、13 ADS仿真：振铃问题

（3）台阶的出现可能会造成信号的有效时间减小。

a、台阶如果出现在阈值电平附近可能会导致逻辑判断错误；

b、回沟信号和台阶类似，对于双边沿采样的时钟信号等，回沟可能会造成多次采样；

c、台阶产生主要原因是串联端接的电阻值选取不合理造成的，回沟则是输出阻抗不匹配或其他反射造成。

图14、15 ADS仿真：台阶、回勾问题

END

本期《信号完整性基础》就讲解到这，欢迎评论区留言，下期我们接着介绍反射的几种端接方式和拓扑结构