Loading [MathJax]/jax/output/CommonHTML/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >PTPX仿真

PTPX仿真

作者头像
数字IC小站
发布于 2022-08-26 10:28:05
发布于 2022-08-26 10:28:05
1.9K0
举报
文章被收录于专栏:数字IC小站数字IC小站

网上有的文章对此有误解。

使用PTPX进行功耗分析有两种:一种是平均功耗的分析(Averaged power analysis),一种是基于时间的功耗分析(Time-based power analysis)。

在平均功耗分析(Averaged power analysis)中常出现三个名词,分别是switching activity, toggle rate以及static probability。

其中toggle rate (Tr) = Number of toggles/仿真时间,也就是单位仿真时间内的信号翻转次数。 static probability (Sp) 是某个节点是逻辑为1的概率。

假设对于占空比为50%的时钟信号,周期为20ns,如下图所示:

则Tr=4/40ns = 0.1; Sp=20/40=0.5

那么switching activity和上面两个变量之间的关系则是包含关系。 一般来说当我们设置某个节点的Tr或者Sp时,采用的语法是: set_switching_activity -static_probability [get_nets a] set_switching_activity -toggle rate [get_nets a]

同样,我们可以使用get得到某点的Tr及Sp: get_switching_activity -static_probability [get_nets a] get_switching_activity -toggle rate [get_nets a]

而当直接使用get_switching_activity [get_nets a]时,则可以同时显示Tr和Sp。

同样,当使用reset_switching_activity [get_nets a]时,则该点的Tr与Sp设置全部移除。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2021-06-19,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 数字IC小站 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
论功耗 | 如何计算toggle rate
先吐个槽,数字前端AE 生存环境实属恶劣,按理说AE 只要解决工具端的问题即可,可现实中经常被揪住讨论SDC 如何设置,power 估算该用哪个corner, toggle rate 如何算这些很难概论的问题。周二在某司,某位老兄打了一大叠IEEE 文章在研读toggle rate 计算的问题,兴致勃勃得来找老驴讨论,听完该兄叙述,老驴深深陷入一团迷雾中,于是发文《求助 | toggle rate的计算》求助广大驴友。感谢驴群2.0 的@if 同学,感谢驴群1.0 的@剩凉菜、@刚刚、@白菜王国,感谢驴友@DragonBaby 糖糖、@the1ne. 在以上同学的帮助下,老驴又研读了一些资料,总结于此。
老秃胖驴
2019/09/16
6.6K1
论功耗 | 如何计算toggle rate
低功耗 | Glitch Power 分析
老驴发现『问题』地出现是有聚集效应的——某段时间突然间许多人都在关心Congestion 就像每个客户的每个Design 都被Congestion 阻挡住了前进步伐;而另一段时间大家又突然开始关心面积,面积是天面积是地面积是可以牺牲其他一切来换取的『核心价值』;而最近大家又一股脑的都关心起了功耗,几毫瓦几毫瓦地扣,乍看都笼罩了层匠人精神。
老秃胖驴
2020/08/10
5.6K0
紫光同创国产FPGA学习之Power Calculator
紫光同创里面的,芯片功耗计算。没看过,没用过。有兴趣瞄一下。我又不用再电池行业,对电源没啥要求。
全栈程序员站长
2022/09/27
1.6K0
紫光同创国产FPGA学习之Power Calculator
SoC设计之功耗 – RTL/netlist功耗计算
书接上回,今天我们来聊一聊RTL级功耗计算的问题。上篇讲到有很多种低功耗设计方法,那么在项目中选择哪些来做呢?在抉择前如果有数据支撑那是最好,可以根据数据来判断要实现何种复杂度的低功耗设计。如果是迭代产品,可以参考上一代芯片的实测数据。可要是新项目呢?这时候就需要基于RTL做功耗分析了。
空白的贝塔
2021/09/08
3.1K0
SoC设计之功耗 – RTL/netlist功耗计算
同步FIFO和异步FIFO总结[通俗易懂]
FIFO是一种先进先出数据缓存器,它与普通存储器的区别是没有外部读写地址线,使用起来非常简单,缺点是只能顺序读写,而不能随机读写。
全栈程序员站长
2022/09/21
3.6K0
同步FIFO和异步FIFO总结[通俗易懂]
DC其他的时序约束选项(一)
之前讲了基本的时序路径约束,现在我们来看一下其他的约束,然后通过实战来讲解一些其他的约束。实战中也没有前面的“理论”中的约束类型,但是可以通过实战来了解其他的约束。本文的具体内容是:
数字芯片社区
2020/07/20
1.6K0
DC其他的时序约束选项(一)
SDC约束
使用SDC命令create_clock创建时钟,时钟周期20,占空比50%的时钟信号;
数字芯片社区
2022/09/19
2K0
SDC约束
随心所动,厂商的CPU核管理策略介绍
随着CPU架构的发展,工艺的升级,带来性能提升,能效的提升(同性能下)。但是由于极限性能的增加,也带来了peak功耗的增加(大部分情况下,能效比的提升无法抵消这部分),CPU功耗优化一直是广大SOC厂商比较头疼的问题。
233333
2021/08/05
1.8K0
combinational clock gating Vs sequential clock gating
关于clock gating 已经写过:《clock gating | 从ICG cell 在 library 中的定义说起》《clock gating | Gating 的插入与验证》《clock gating | clock gating 的timing check》《clock gating | ODC-based Clock Gating》。最近在学习Joules 20.1 update training 时又接触到了两个新概念:combinational clock gating 跟 sequential clock gating, 觍着老脸去问研发大爷这是啥,大爷说:你丫不能自己谷歌一下吗?于是在ElectronicDesign 上找到了一篇好文章,深入简出地描述了两者的区别。
老秃胖驴
2021/01/18
2.6K0
combinational clock gating Vs sequential clock gating
clock gating | ODC-based Clock Gating
在当前数字电路实现中,clock gating 是节省动态功耗最有效且成本最低的办法,所以一直以来业界都在想方设法进一步去挖掘,期望用这种低成本办法进一步节省动态功耗,如XOR clock gating. 关于clock gating 驴曾码过三篇短文《clock gating | 从ICG cell 在 library 中的定义说起》、《clock gating | Gating 的插入与验证》、《clock gating | clock gating 的timing check》。
老秃胖驴
2020/04/09
1.9K0
clock gating | ODC-based Clock Gating
【附录A SDC】静态时序分析圣经翻译计划
SDC语法是基于TCL的格式,即所有命令都遵循TCL语法。一个SDC文件会在文件开头包含SDC版本号,其次是设计约束,注释(注释以字符#开始,并在行尾处结束)在SDC文件中可以散布在设计约束中。设计约束中较长的命令行可以使用反斜杠(\)字符分成多行。
空白的贝塔
2021/01/28
1.7K0
OFDM调制matlab仿真详细代码
发布者:全栈程序员栈长,转载请注明出处:https://javaforall.cn/136027.html原文链接:https://javaforall.cn
全栈程序员站长
2022/09/05
1.1K0
P&R | 物理设计流程概述
题记,VLSI System Design 上的这篇文章其实没什么实质性的内容,只是一个特别特别笼统的概述,而且由于年久失修,某些地方的概念欠完备,但该文趣味十足,尤其是文中的手图——阐释了什么叫『简约美』,沉溺于这几张手图,所以一定要转一下,文章前半部分做了非一一对应的翻译,后半部分翻译过来比译制片都搞笑,还是看原文把,或者只看图就可以了。
老秃胖驴
2020/03/13
3K0
【笔记】Altera – Quartus II使用方法——工程创建、Modelsim破解/仿真、Verilog编写、举例(待续)[通俗易懂]
工程路径 =>打开软件 =>新建工程 =>设计输入 =>配置工程 =>分析综合 =>分配引脚 =>编译工程sof =>下载程序
全栈程序员站长
2022/08/31
2.4K0
【笔记】Altera – Quartus II使用方法——工程创建、Modelsim破解/仿真、Verilog编写、举例(待续)[通俗易懂]
【嵌入式】常用英文缩写及单词整理
LuckiBit
2024/12/11
4290
Xilinx 7A 开发流程——工程模式 ARTY XC7A35T
二、设计文件输入 Flow Navigator–Project Manager–add sources或Sources窗口的
战神伽罗
2021/03/02
9370
Xilinx 7A 开发流程——工程模式 ARTY XC7A35T
DC综合库(时序库)和DC的设计对象
前面一直说到综合库/工艺库这些东西,现在就来讲讲讲综合库里面有什么东西,同时也讲讲synopsys的Design Ware库。主要内容分为三个部分:标准单元库、DC的设计对象、Design Ware库。
数字芯片社区
2020/07/20
2.5K0
DC综合库(时序库)和DC的设计对象
常见的计算机专业词汇
   作为计算机相关专业学生,面试或者笔试时不可避免地会遇到与专业相关的问题,而考核专业问题的时候,又不可避免地涉及到很多专业词汇,这就需要求职者掌握好常见的专业词汇,才能在阐述问题时得心应手,避免出现表达错误引起误解。以下是计算机专业常见相关词汇。
bear_fish
2018/09/19
5K0
网络处理器概述
曾几何时,网络处理器是高性能的代名词。为数众多的核心,强大的转发能力,定制的总线拓扑,专用的的指令和微结构,许多优秀设计思想沿用至今。Tilera,Freescale,Netlogic,Cavium,Marvell各显神通。但是到了2018年,这些公司却大多被收购,新闻上也不见了他们的身影,倒是交换芯片时不时冒出一些新秀。
网络交换FPGA
2019/10/29
3K0
网络处理器概述
【第十章 鲁棒性检查 中】静态时序分析圣经翻译计划
当一个门控信号(gating signal)可以控制逻辑单元中时钟信号(clock signal)的路径时,将会执行时钟门控检查(clock gating check),一个示例如图10-10所示。逻辑单元与时钟相连的引脚称为时钟引脚(clock pin),与门控信号相连的引脚称为门控引脚(gating pin),产生时钟门控的逻辑单元也称为门控单元(gating cell)。
空白的贝塔
2021/01/28
1.4K0
【第十章 鲁棒性检查 中】静态时序分析圣经翻译计划
相关推荐
论功耗 | 如何计算toggle rate
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档