首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >查看LINUX发行版的名称及其版本号

查看LINUX发行版的名称及其版本号

作者头像
匿名用户的日记
发布于 2021-12-14 03:02:26
发布于 2021-12-14 03:02:26
3.6K00
代码可运行
举报
运行总次数:0
代码可运行

查看LINUX发行版的名称及其版本号的命令,这些信息对于添加正确的软件更新源很有用,而当你只能在命令行下工作的时候,下面的方法可以帮忙。

一、查看Linux内核版本命令(两种方法):

1、cat /proc/version

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
[root@localhost ~]# cat /proc/version
Linux version 2.6.18-194.8.1.el5.centos.plus
(mockbuild@builder17.centos.org) (gcc version 4.1.220080704
(Red Hat 4.1.2-48)) #1 SMP Wed Jul 7 11:50:45 EDT 2010

2、uname -a

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
[root@localhost ~]# uname -a
Linux localhost.localdomain 2.6.18-194.8.1.el5.centos.plus 
#1 SMP Wed Jul 7 11:50:45 EDT 2010 i686 i686 i386 GNU/Linux

二、查看Linux系统版本的命令(3种方法):

1、lsb_release -a,即可列出所有版本信息:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
[root@localhost ~]# lsb_release -a
LSB Version: :core-3.1-ia32:core-3.1-noarch:graphics-3.1-ia32:graphics-3.1-noarch
Distributor ID: CentOS
Description: CentOS release 6.5 (Final)
Release: 6.5
Codename: Final

这个命令适用于所有的Linux发行版,包括Redhat、SuSE、Debian…等发行版。

2、cat /etc/redhat-release,这种方法只适合Redhat系的Linux:

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
[root@localhost ~]# cat /etc/redhat-release
CentOS release 6.7 (Final)

3、cat /etc/issue,此命令也适用于所有的Linux发行版。

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
[root@localhost ~]# cat /etc/issue
CentOS release 6.7 (Final)
Kernel \r on an \m
本文参与 腾讯云自媒体同步曝光计划,分享自作者个人站点/博客。
原始发表:2021-01-26,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 作者个人站点/博客 前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
写不好的SDC约束
在做综合时,需要对模块内部的小cell进行特定的时序约束,因此需要手写sdc文件,但是在这其中出现了一些自己没想到的情况,记录一下。
数字IC小站
2022/08/26
1.1K0
写不好的SDC约束
SDC约束
使用SDC命令create_clock创建时钟,时钟周期20,占空比50%的时钟信号;
数字芯片社区
2022/09/19
2.1K0
SDC约束
【附录A SDC】静态时序分析圣经翻译计划
SDC语法是基于TCL的格式,即所有命令都遵循TCL语法。一个SDC文件会在文件开头包含SDC版本号,其次是设计约束,注释(注释以字符#开始,并在行尾处结束)在SDC文件中可以散布在设计约束中。设计约束中较长的命令行可以使用反斜杠(\)字符分成多行。
空白的贝塔
2021/01/28
1.7K0
【第七章 配置STA环境 下】静态时序分析圣经翻译计划
STA中两个常用的设计规则是最大过渡时间-max_transition和最大电容-max_capacitance。这些规则将会检查设计中的所有端口和引脚是否满足过渡时间和电容的规定约束。这些规则可以使用以下命令指定:
空白的贝塔
2020/12/31
2.3K0
【第七章 配置STA环境 下】静态时序分析圣经翻译计划
XDC
## Timing Assertions Section # Primary clocks # Virtual clocks # Generated clocks # Clock Groups # Bus Skew constraints # Input and output delay constraints ## Timing Exceptions Section # False Paths # Max Delay / Min Delay # Multicycle Paths # Case Analys
瓜大三哥
2018/02/26
1.1K0
DC中常用到的命令(示例)总结
本文将描述在Design Compliler中常用到的命令,这些命令按照流程的顺序进行嵌套讲解,主要是列举例子;大概的讲解布局如下所示:
数字芯片社区
2020/07/20
8.9K0
DC中常用到的命令(示例)总结
XDC设计之时钟篇
XDC 与UCF 的最主要区别: XDC 可以像UCF 一样作为一个整体文件被工具读入也可以在实现过程中被当做一个单独的命令直接执行。这就决定了XDC也具有Tcl命令的特点,即后面输入的约束在有冲突的情况下会覆盖之前的约束。另外,不同于UCF是全部读入再处理的方式,在XDC中,约束是读一条执行一条,所以先后顺序很重要,例如要设置IO约束之前,相应的clock一定要先创建好。 UCF 是完全以FPGA 的视角看问题,所以缺省认所有的时之间除非预先声明是同步的,否则就视作异步而不做跨时钟域时序分析;XDC则恰
瓜大三哥
2018/02/24
1.4K0
XDC设计之时钟篇
SDC | set_data_check
应@Fly 天 同学的要求,码一遍set_data_check, 关于SDC 有好几个兄弟号都写了很多,可以到『IC 技术圈』中找对应文章去看。
老秃胖驴
2020/04/27
9.2K0
FPGA程序升级续
fpga掉电丢失,一般使用外部flash存储代码,flash有spi、bpi、qspi等接口,外部存储器的时钟管脚一般与fpga的CCLK_0连接,当使用远程更新时,首先fpga内部有控制flash的驱动(即逻辑控制flash时序),当然flash时钟也需要控制了,但这时时钟管脚已经连接到CCLK_0,那该如何操作啊,你直接约束分配管脚试试,是通不过的,这时STARTUPE2就派上用场了,那该如何使用啊,如下(K7系列verilog):
瓜大三哥
2020/03/20
7550
FPGA时序约束理论篇之xdc约束优先级
  在xdc文件中,按约束的先后顺序依次被执行,因此,针对同一个时钟的不同约束,只有最后一条约束生效。
猫叔Rex
2020/06/30
1.4K0
DC其他的时序约束选项(二)
前面介绍的设计都不算很复杂,都是使用时钟的默认行为作为电路的约束,都存在有路径给你约束,即信号的变化要在一个时钟周期内完成,并达到稳定值,以满足寄存器的建立和保持的要求。此外进行可测性设计(design for test)时,为了提高测试的覆盖率,我们经常使用多路(multiplex,简称mux)传输电路的控制时钟,使电路的时钟信号可以由输入端直接控制。这些电路约束属于复杂的约束,除了理论上的讲解之外,还会进行实战,实战内容主要为围绕前面的伪路径和多周期路径进行的,主要内容如下:
数字芯片社区
2020/07/20
2.4K0
DC其他的时序约束选项(二)
dc约束中的multi scenarios(多场景)
我们在做MCU芯片的时候,经常遇到PAD复用。有一种情况比较特殊:一个PAD在一个场景下用作时钟输入,另一个场景下用作数据的输入。
ExASIC
2022/06/21
1.4K0
dc约束中的multi scenarios(多场景)
FPGA时序约束理论篇之时钟周期约束
  时钟周期约束,顾名思义,就是我们对时钟的周期进行约束,这个约束是我们用的最多的约束了,也是最重要的约束。
猫叔Rex
2020/06/30
2.7K0
FPGA时序约束理论篇之时钟周期约束
FPGA时序约束实战篇之多周期路径约束
  首先来看带有使能的数据,在本工程中的Tming Report中,也提示了同一个时钟域之间的几个路径建立时间不满足要求
猫叔Rex
2020/06/30
9810
FPGA时序约束实战篇之多周期路径约束
Xilinx FPGA程序升级
Xilixn FPGA提供了一种在线升级的方式,可以通过ICAP指令实现。ICAP(Internal Configuration Access Port) 指的是内部配置访问端口,其主要作用是通过内部配置访问端口(ICAP),用户可以在FPGA逻辑代码中直接读写FPGA内部配置寄存器(类似SelectMAP),从而实现特定的配置功能,例如Multiboot。FPGA实现IPROG通常有两种方式,一种是通过ICAP配置,一种是把相关指令嵌入bit文件中。与通过bit文件实现IPROG相比,通过ICAP更灵活。对Xilinx FPGA的升级其实是Multiboot的操作。如下图所示,基地址存放的是Golden Image(bootloader),而高地址存放的是MultiBoot Image。小编会在本文对Xilinx 7系列的MulTIboot做一些简单介绍。
瓜大三哥
2021/02/24
5K0
Xilinx FPGA程序升级
FPGA时序约束实战篇之延迟约束
  对于延迟约束,相信很多同学是不怎么用的,主要可能就是不熟悉这个约束,也有的是嫌麻烦,因为有时还要计算PCB上的走线延迟导致的时间差。而且不加延迟约束,Vivado也只是在Timing Report中提示warning,并不会导致时序错误,这也会让很多同学误以为这个约束可有可无。
猫叔Rex
2020/06/30
2.4K0
FPGA时序约束实战篇之延迟约束
vivado多时钟周期约束set_multicycle_path使用
vivado下多周期路径约束(set_multicycle_path)的使用,set_multicycle_path一般在如下情况下使用,源时钟和目的时钟来自同一个MMCM、PLL等同一个IP核,或者源时钟和目的时钟是同一个时钟。只要两个时钟间可进行静态时序分析就可以。在这种情况下,即使不加set_multicycle_path的约束,只要时序分析能过,也是没有问题的,添加set_multicycle_path的作用是为了防止约束过紧,从而侵占了本应该让位其他逻辑的布局、布线资源,还有可能造成其它关键路径的时序违例或建立时间裕量变小的情况,这在资源利用率很高时尤为突出。多周期路径约束的好处在于使布局、布线工具优先考虑其它关键路径。 下面摘抄了一篇比较好的文章介绍。
碎碎思
2021/01/28
3.4K0
综合 | SDC 的读入与检查
继续综合这一趴,顺着流程往下,今天码SDC 的读入与检查,前序回顾《综合 | 概述及 library 检查》《综合 | LEF, QRC, DEF》《综合 | 设计读入与检查》,SDC 是数字实现的『准则』,所有的优化都以SDC 为目标。
老秃胖驴
2020/03/12
3.3K0
《数字集成电路静态时序分析基础》笔记⑥
通过set_clock_uncertainty设定悲观条件,收紧约束,例如下图中设定建立时间和保持时间
空白的贝塔
2020/06/24
1.3K0
《数字集成电路静态时序分析基础》笔记⑥
数字IC/FPGA设计基础_竞争与冒险
在数字电路课程中,老师在讲组合逻辑的时候,一般都会讲竞争与冒险。sky当时也听的云里雾里,没有想清楚如下问题:
FPGA开源工作室
2021/08/26
6850
相关推荐
写不好的SDC约束
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档
本文部分代码块支持一键运行,欢迎体验
本文部分代码块支持一键运行,欢迎体验