前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >LPDDR4与LPDDR4X介绍01

LPDDR4与LPDDR4X介绍01

作者头像
crazy_hw
发布2022-08-29 15:08:44
2.8K0
发布2022-08-29 15:08:44
举报
文章被收录于专栏:硬件工程师硬件工程师

开文简单介绍下:

DDR:一般用在桌面PC,笔记本跟服务器;

LPDDR:一般用在手机,平板,轻薄本跟嵌入式电子产品;

GDDR:用在显卡上。

LPDDR4:Low Power Doouble Date Rate 4

一:历史背景:

  • 2014年发布
  • 容量最高达到8GB
  • 性能是LPDDR3的1.2倍
  • 功耗理论可以降低37%

二:封装种类:

272 ball 4通道的FBGA封装

376 ball 4通道X16

144 ball 1 通道的FBGA封装

200 ball x32离散封装

203 ball 离散两通道FBGA封装

432 ball x64 HDI离散封装

324 ball x64 Non HDI离散封装

275 ball MCP两通道FBGA封装

254 ball eMMC MCP两通道FBGA封装

254 ball UFS MCP 两通道FBGA封装

254 ball eMMC MCP 1 通道FBGA封装

总结:就目前各大厂商的产品来看,200ball x32的封装最常用,选型时候注意。

三:信号定义:

最高速率到4266,支持DBI功能

四:容量:

单通道SDRAM容量最大到16Gb,双通道SDRAM容量最大到32Gb

五:电源供电:

六:电平规范:

1.1V High Speed LVCMOS

七:ZQ Calibration:

校准原因:输出驱动阻抗受制程,温度跟电压的影响,而校准能够提高信号的质量。

手段:硬件通过ZQ脚外接240欧姆1%电阻到VDDQ,而软件通过MPC指令可以初始化ZQ校准。

主要有以下几个:

PU-Cal (Pull-up Calibration VOH Point)

PDDS (Pull Down Drive Strength and Rx Termination)

DQ-ODT (DQ ODT Value)

CA-ODT (CA ODT Value)

下拉电阻校准

上拉电阻校准

DQ-ODT (DQ ODT Value)

简单的来说就是DQ总线的片内终端匹配电阻,特别注意的是,这里的DQ是指DQ,DQS,DMI信号。

DQ从上面的信号列表可以看出是双向信号,按照规范,输出时候高电平可以是VDDQ/2.5或者是VDDQ/3,也就是1.1/2.5=0.44V或者是1.1/3=0.367V。

CA-ODT (CA ODT Value)

从下图可知,这里的CA是CK_t,CK_c,CS跟CA[5:0]

LPDDR4X:Low Power Doouble Date Rate 4 Extreme

  • 2017年发布
  • 更大容量:单片容量高达12GB
  • 新型1x nm级别的工艺技术,这种超薄先进封装,在提供超快速度的同时,能够加快多任务处理速度并优化用户体验:性能对比LPDDR4提高15%
  • 功耗理论可以降低17%

从下图可知,LPDDR4X的PIN定义是跟LPDDR4一样的,除了下面。

参考文档:

Low Power Double Date Rate 4(LPDDR4)—JESD209-4B

Addendum No. 1 to JESD209-4 - Low Power Double Data Rate 4X (LPDDR4X)

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2021-10-11,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 硬件工程师 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档