前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
社区首页 >专栏 >git 常用命令

git 常用命令

作者头像
很酷的站长
发布于 2022-12-04 07:38:23
发布于 2022-12-04 07:38:23
41401
代码可运行
举报
运行总次数:1
代码可运行
  • 1. 用户配置
  • 2. 命令帮助
  • 3. 流水线操作
  • 4. 工作区文件添加到暂存区
  • 5. 暂存区文件提交到版本库
  • 6. 远程仓库配置
  • 7. 拉取远程仓库
  • 8. 分支管理命令
1. 用户配置

用户名和邮箱

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 全局配置用户名和邮箱git config --global user.name "编程笔记"git config --global user.email "754081611@qq.com"# 查看全局配置的用户名和邮箱git config --global user.namegit config --global user.email# 也可以使用cat ~/.gitconfig(括号删除来自:https://www.10zhan.com)

git 命令别名

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 配置别名git config --global alias.s status# 删除别名git config --global --unset alias.s
2. 命令帮助
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 查看命令全面手册git help <command>git <command> --help# 只查看命令的参数选项git <command> -h
3. 流水线操作
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 初始化仓库git init# 将工作区文件添加到暂存区git add .# 将暂存区文件提交到版本库git commit -m 'first commit'# 本地库关联远程仓库git remote add origin https://gitee.com/holyking/test-4.git# 将代码推送到远程仓库git push -u origin master
4. 工作区文件添加到暂存区
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 将工作区所有文件添加到暂存区git add .git add -A# 将工作区已被追踪的文件添加到暂存区git add -u
5. 暂存区文件提交到版本库
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 将暂存区文件提交到版本库git commit -m <message># 修正上次提交操作,同时也会将暂存区文件提交到版本库git commit --amend -m <message>
6. 远程仓库配置

语法格式

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 添加远程仓库配置# url 是 git 远程库地址,name 是给 url 起的别名git remote add <name> <url># 修改远程仓库地址git remote set-url <name> <newurl># 删除远程仓库配置git remote remove <name>

使用示例

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 添加远程库# 这是平时使用最多的方式,习惯上大家都将远程库的别名设置为 origingit remote add origin https://gitee.com/holyking/test-4.git
7. 拉取远程仓库

将远程库拉取到本地

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 拉取远程库的默认分支git clone <url># 拉取远程库的指定分支git clone -b <branch> <url># 拉取远程库到指定目录git clone <url> <directory># 将本地的仓库克隆到一个新的目录git clone <directory> <new-directory>

拉取方式: https 方式

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 永久记住密码git config --global credential.helper store# 拉取远程库时会让输入代码托管平台的账号和密码git clone https://gitee.com/holyking/test.git# git 会将输入的账号密码存储在 /.git-credentials 文件中$ cat ~/.git-credentialshttps://23426945%40qq.com:liang666@gitee.com# 删除密码git config --global --unset credential.helper

拉取方式: ssh 方式

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 生成 ssh 公钥ssh-keygen -t rsa# 生成的公钥保存在 ~/.ssh/id_rsa.pub 文件中$ cat ~/.ssh/id_rsa.pub# 将生成的公钥配置到代码托管平台,然后使用 ssh 拉取仓库即可git clone git@gitee.com:holyking/test.git
8. 分支管理命令

git branch 分支管理

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 查看本地分支git branch# 查看远程分支git branch -r# 查看本地分支和远程分支git branch -a# 显示分支的名称、commit id、提交信息git branch -v# 在 -v 的基础上多显示一项内容: 本地分支对应的远程分支git branch -vv# 推荐用法(通过组合参数查看所有分支的详细信息)git branch -avv# 创建分支git branch <branch># 删除分支git branch -d <branch># 强制删除分支git branch -D <branch># 远程仓库删除了某个分支,本地仓库还存在该分支,使用以下两个命令任意一个都可以解决git fetch --prunegit remote prune origin

git checkout 分支管理

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 切换分支git checkout <branch># 创建并切换分支git checkout -b <branch># 强制创建分支,然后切换分支git checkout -B <branch>

git switch 分支管理

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 切换分支git switch <branch># 创建并切换分支git switch -c <branch># 强制创建分支,然后切换分支git switch -C <branch>

git push 分支管理

代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
# 将本地分支推送到远程分支git push origin <本地分支名>:<远程分支名># 当本地分支和远程分支同名时可以省略远程分支名git push origin <本地分支名>
本文参与 腾讯云自媒体同步曝光计划,分享自作者个人站点/博客。
如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 作者个人站点/博客 前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
FPGA基础知识极简教程(6)UART通信与移位寄存器的应用
相关博文1单独介绍了各种类型的移位寄存器,其中就包括串行输入并行输出移位寄存器(SIPO)以及并行输入串行输出移位寄存器 (PISO)。移位寄存器有如下功能:
Reborn Lee
2020/06/29
1.4K0
源码系列:基于FPGA的数字电压表(AD)设计
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。
FPGA技术江湖
2020/12/29
1.5K0
源码系列:基于FPGA的数字电压表(AD)设计
FPGA零基础学习:UART协议驱动设计
本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
FPGA技术江湖
2021/03/23
9000
FPGA零基础学习:UART协议驱动设计
FPGA零基础学习之Vivado-UART驱动教程
本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
FPGA技术江湖
2023/07/19
6030
FPGA零基础学习之Vivado-UART驱动教程
VCS与Verdi的联合仿真
Verdi主要用于生成fsdb模型,同VCS使用的vcd文件相比,verdi使用的fsdb相当于vcd文件经过霍夫编码压缩之后的精简版,可用于查看fsdb波形并追踪RTL代码。
根究FPGA
2020/07/28
9.3K0
VCS与Verdi的联合仿真
UART
UARTRS232 RS485 RS422区别RS232物理接口RS485物理接口RS422物理接口UART通信协议UART设计波特率产生模块发送模块接收模块顶层模块串口驱动下载
瓜大三哥
2020/05/29
1.3K0
FPGA实现uart_FPGA的EMU接口
UART即通用异步收发传输接口(Universal Asynchronous Receiver/Transmitter),简称串口,是一种常用的通信接口,其协议原理就不赘述了,不了解的可以自己查阅资料。(不赘述不代表不重要,相反,对于每一个FPGA设计,充分理解原理是基础和前提,而FPGA和Verilog只是工具。)用FPGA来实现UART,关键就是要将UART收发数据时的时序用Verilog描述出来。
全栈程序员站长
2022/10/05
7240
FPGA实现uart_FPGA的EMU接口
FPGA综合项目——SDRAM控制器
再者就是通信处理模块,具体的通信设置,发送什么命令是写?什么命令是读?发的什么数据?等等。
全栈程序员站长
2022/09/16
6320
FPGA综合项目——SDRAM控制器
跨时钟域传输总结(包含verilog代码|Testbench|仿真结果)
快时钟域相比慢时钟域采样速度更快,也就是说从慢时钟域来到快时钟域的信号一定可以被采集到。既然快时钟一定可以采集到慢时钟分发的数据,那么考虑的问题就只剩下如何保证采样到的信号质量!最常用的同步方法是双级触发器缓存法,俗称延迟打拍法。信号从一个时钟域进入另一个时钟域之前,将该信号用两级触发器连续缓存两次,可有效降低因为时序不满足而导致的亚稳态问题。
Loudrs
2023/06/08
5.2K1
跨时钟域传输总结(包含verilog代码|Testbench|仿真结果)
详解串行通信协议及其FPGA实现(二)
基于Verilog实现标准串口协议发送8位数据:起始位 + 8位数据位 + 校验位 + 停止位 = 11位,每1位的时间是16个时钟周期,所以输入时钟应该为:波特率*16,带Busy忙信号输出。实现方法比较简单,数据帧的拼接、计数器计时钟周期,每16个时钟周期输出一位数据即可。
单片机点灯小能手
2020/07/16
7450
源码系列:基于FPGA的PS2通信电路设计(附源码)
今天给大侠带来基于FPGA的PS2通信电路设计,附源码,获取源码,请在“FPGA技术江湖”公众号内回复“PS2源码”,可获取源码文件。话不多说,上货。
FPGA技术江湖
2020/12/30
7720
源码系列:基于FPGA的数模转换(DA)设计
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。
FPGA技术江湖
2020/12/29
2.8K0
源码系列:基于FPGA的数模转换(DA)设计
串并转换(串入并出、并入串出、移位寄存器法和计数器法|verilog代码|Testbench|仿真结果)
经典电路设计是数字IC设计里基础中的基础,盖大房子的第一部是打造结实可靠的地基,每一篇笔者都会分门别类给出设计原理、设计方法、verilog代码、Testbench、仿真波形。然而实际的数字IC设计过程中考虑的问题远多于此,通过本系列希望大家对数字IC中一些经典电路的设计有初步入门了解。能力有限,纰漏难免,欢迎大家交流指正。快速导航链接如下:
Loudrs
2023/05/17
6.9K0
串并转换(串入并出、并入串出、移位寄存器法和计数器法|verilog代码|Testbench|仿真结果)
xilinx原语详解及仿真—ISERDESE2
前面在讲解HDMI接口之前,讲解过IDDR、ODDR、OSERDESE2、IBUF等原语,之后一直有读者在问什么时候更新ISERDESE2这个原语。前文讲解过这些原语都在HDMI或者RGMII中使用过,但是ISERDESE2这个原语目前我的板子除了HDMI输入,其余并不会使用到,所以当时就没有出。
FPGA技术江湖
2025/03/10
1260
xilinx原语详解及仿真—ISERDESE2
九种移位寄存器原理与设计(循环(左、右、双向)移位寄存器、逻辑和算术移位寄存器、串并转换移位寄存器、线性反馈移位寄存器LFSR)
经典电路设计是数字IC设计里基础中的基础,盖大房子的第一部是打造结实可靠的地基,每一篇笔者都会分门别类给出设计原理、设计方法、verilog代码、Testbench、仿真波形。然而实际的数字IC设计过程中考虑的问题远多于此,通过本系列希望大家对数字IC中一些经典电路的设计有初步入门了解。能力有限,纰漏难免,欢迎大家交流指正。快速导航链接如下:
Loudrs
2023/05/16
12.8K0
九种移位寄存器原理与设计(循环(左、右、双向)移位寄存器、逻辑和算术移位寄存器、串并转换移位寄存器、线性反馈移位寄存器LFSR)
【FPGA——基础篇】同步FIFO与异步FIFO——Verilog实现「建议收藏」
FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据, 其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。
全栈程序员站长
2022/07/28
6K0
【FPGA——基础篇】同步FIFO与异步FIFO——Verilog实现「建议收藏」
串口通信控制器的Verilog HDL实现(一) 顶层模块
本设计采用分层设计思想,主要由顶层模块、波特率发生器、接收模块和发送模块这4个模块组成,强调功能划分明确,便于系统设计和调试。 本系统要求在Xilinx Spartan 3E Starter开发板上实现波特率为9600,停止位为1比特、不带校验位并且具备复位功能的串口通信控制器,并要求和PC机通过超级终端完成双向通信。不仅要求将板极发送数据显示在PC机的超级终端上,还要求用PC发送数据的ASCII码来驱动电路板的8个LED灯。为了便于测试,要求当按下开发板上的button_s时,板级发送的数值恢复到48,对
瓜大三哥
2018/02/24
1.7K0
串口通信控制器的Verilog HDL实现(一) 顶层模块
FPGA计算3行同列数据之和
本文介绍了如何利用FPGA实现Sobel边缘检测算法,通过仿真实验证明该方法可以大幅提高边缘检测的实时性,从而在嵌入式系统中得到广泛应用。
NingHeChuan
2018/01/05
1.4K0
FPGA计算3行同列数据之和
FPGA系统性学习笔记连载_Day13【简易计时器实验】之【Xilinx Spartan-6实现】篇
本系列为FPGA系统性学习学员学习笔记整理分享,如有学习或者购买开发板意向,可加交流群联系群主。
FPGA技术江湖
2021/04/06
7720
FPGA系统性学习笔记连载_Day13【简易计时器实验】之【Xilinx Spartan-6实现】篇
基于FPGA的实时图像边缘检测系统设计(下)
今天给大侠带来基于FPGA的实时图像边缘检测系统设计,由于篇幅较长,分三篇。今天带来第三篇,下篇,话不多说,上货。
FPGA技术江湖
2021/04/19
7200
基于FPGA的实时图像边缘检测系统设计(下)
推荐阅读
相关推荐
FPGA基础知识极简教程(6)UART通信与移位寄存器的应用
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档
查看详情【社区公告】 技术创作特训营有奖征文