Loading [MathJax]/jax/output/CommonHTML/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >SVA学习|04.边沿敏感$rose、$fell、$stable用法

SVA学习|04.边沿敏感$rose、$fell、$stable用法

作者头像
用户10108023
发布于 2023-01-08 06:40:34
发布于 2023-01-08 06:40:34
3K00
代码可运行
举报
运行总次数:0
代码可运行

SVA内嵌了三个检测边沿敏感信号的函数,可以很方便的监测从一个时钟周期到另一个时钟周期,信号的变化。

  1. $rose,表示信号或表达式变为高电平时返回为真。
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
sequence s1;
 @(posedge clk) $rose(fish);
endsequence

序列s1检查,在每一个时钟上升沿,信号fish都要跳变为高电平,即1,才返回真,断言成功,否则,断言失败。

注意:

  • $rose监测的是“跳变”的情况,如果不发生跳变,一直为高电平,断言失败;
  • 断言的发生会延迟一个时钟,比如信号fish在第1个时钟上升沿发生跳变,在第2个时钟上升沿才会断言成功;
  1. fell, 和rose刚好相反,监测信号从高电平跳变为低电平的行为
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
sequence s2;
 @ (posedge clk) $fell(fish);
endsequence

序列s2检查,在每一个时钟上升沿,信号fish都要跳变为低电平,即0,才返回真,断言成功,否则,断言失败。

  1. $stable,信号或者表达式不发生变化时返回为真,断言成功。
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
sequence s3;
 @ (posedge clk) $stable (fish);
endsequence

序列s3检查,在每一个时钟上升沿,信号fish保持不变,才返回真,断言成功,否则,断言失败.

好了,今天的学习分享就到这里了,个人愚见,希望对你的学习有一点帮助,如有错误也欢迎批评指正。持续更新,欢迎关注。觉得有帮助的朋友,希望能够点个赞鼓励一下!!你的每个鼓励都是我持续创作的动力

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2022-10-20,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 不二鱼 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
SVA学习|05. 蕴含操作符
蕴含(Implication):等效于一个if—then结构,蕴含的左边叫做“先行算子”,右边叫做“后续算子”,先行算子是约束条件,当先行算子成功时后续算子才会被计算,如果先行算子不成功,那么整个属性就默认为成功,叫做“空成功”。
用户10108023
2023/01/08
8740
[二十]Cracking Digital VLSI Verification Interview
sequence是编写property或断言的基本构建块。sequence可以认为是在单个时钟边沿求值的简单布尔表达式,也可以是在多个周期内求值的事件sequence。property可能涉及检查在不同时间开始的一个或多个sequence行为。因此,可以使用逻辑或sequence组合的多个sequence来构造property。
空白的贝塔
2020/07/01
2K0
基于fpga的spi通信设计_协议的概念
SPI(Serial Peripheral Interface)——串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM、FLASH、实时时钟,AD转换器以及数字信号处理器和数字信号解码器之间。SPI是一种高速,全双工,同步的通信总线,在芯片上只占用四根线(CS、MOSI、MISO、SCK),极大的节约了芯片的引脚。
全栈程序员站长
2022/11/19
7990
基于fpga的spi通信设计_协议的概念
数字分频器设计(偶数分频、奇数分频、小数分频、半整数分频、状态机分频|verilog代码|Testbench|仿真结果)
经典电路设计是数字IC设计里基础中的基础,盖大房子的第一部是打造结实可靠的地基,每一篇笔者都会分门别类给出设计原理、设计方法、verilog代码、Testbench、仿真波形。然而实际的数字IC设计过程中考虑的问题远多于此,通过本系列希望大家对数字IC中一些经典电路的设计有初步入门了解。能力有限,纰漏难免,欢迎大家交流指正。快速导航链接如下:
Loudrs
2023/05/10
7.9K0
数字分频器设计(偶数分频、奇数分频、小数分频、半整数分频、状态机分频|verilog代码|Testbench|仿真结果)
SVA断言学习|01.什么是断言(SVA)
这是我自己的学习笔记,基于《SystemVerilog Assertions应用指南》这本书,记录一些我觉得重要的知识点。在芯片验证的过程当中,多多少少都会遇到断言,掌握断言,对于某一些场景下的验证是非常方便的。
用户10108023
2022/10/28
1.2K0
FPGA学习altera 系列 第十四篇 边沿检测设计
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。
FPGA技术江湖
2020/12/29
5230
FPGA学习altera 系列 第十四篇 边沿检测设计
FPGA零基础学习:按键控制LED
本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
FPGA技术江湖
2021/03/22
1.3K0
FPGA零基础学习:按键控制LED
fpga的spi的编程_UASP协议
FPGA实现的SPI协议(二)—-基于SPI接口的FLASH芯片M25P16的使用
全栈程序员站长
2022/11/03
1.3K0
fpga的spi的编程_UASP协议
Verilog实现偶数、奇数、半整数、分数(小数)分频,画电路图用D触发器实现分频
通常我们说对原时钟进行N分频,即分频后的时钟的一个周期是原时钟周期的N倍。N可以为偶数、奇数、半整数、分数(小数)。
FPGA开源工作室
2020/03/06
3.6K0
Verilog实现偶数、奇数、半整数、分数(小数)分频,画电路图用D触发器实现分频
FPGA零基础学习:SPI 协议驱动设计(上)
本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。
FPGA技术江湖
2021/03/23
1.1K0
FPGA零基础学习:SPI 协议驱动设计(上)
【计算机组成原理课程设计】:实验0 ROM仿真、实验1 验证74L181运算和逻辑功能、实验2 运算器 2、实验 3 跑马灯、实验4 模拟微程序实现指令
https://gitee.com/island0920/course_design/tree/master/%E8%AE%A1%E7%BB%84
IsLand1314
2025/01/09
3610
【计算机组成原理课程设计】:实验0 ROM仿真、实验1 验证74L181运算和逻辑功能、实验2 运算器 2、实验 3 跑马灯、实验4 模拟微程序实现指令
【005】数字IC笔面试常见题
如图第一个方框内是异步复位和同步释放电路。有两个D触发器构成。第一级D触发器的输入时VCC,第二级触发器输出是可以异步复位,同步释放后的复位信号。
数字IC小站
2022/08/26
3680
【005】数字IC笔面试常见题
FPGA学习altera系列: 第十二篇 序列检测机设计
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。
FPGA技术江湖
2020/12/29
6040
FPGA学习altera系列: 第十二篇 序列检测机设计
边沿检测(上升沿检测、下降沿检测、双边沿检测|verilog代码|Testbench|RTL电路图|仿真结果)
经典电路设计是数字IC设计里基础中的基础,盖大房子的第一部是打造结实可靠的地基,每一篇笔者都会分门别类给出设计原理、设计方法、verilog代码、Testbench、仿真波形。然而实际的数字IC设计过程中考虑的问题远多于此,通过本系列希望大家对数字IC中一些经典电路的设计有初步入门了解。能力有限,纰漏难免,欢迎大家交流指正。快速导航链接如下:
Loudrs
2023/05/24
6.4K0
边沿检测(上升沿检测、下降沿检测、双边沿检测|verilog代码|Testbench|RTL电路图|仿真结果)
FPGA/数字IC笔试题——序列检测(FSM状态机)【状态机序列检测】
FSM有限状态机,序列产生,序列检测,是FPGA和数字IC相关岗位必须要掌握的知识点,在笔试和面试中都非常常见。
FPGA探索者
2021/04/29
2.8K0
FPGA/数字IC笔试题——序列检测(FSM状态机)【状态机序列检测】
题解 | Verilog刷题解析及对应笔试面试注意点【1-5】(涉及复位、有符号数问题等)
目的:不仅仅是解题,更多的是想从真实的FPGA和数字IC实习秋招和实际工程应用角度,解读一些【笔试面试】所注意的知识点,做了一些扩展。
FPGA探索者
2022/05/26
8300
题解 | Verilog刷题解析及对应笔试面试注意点【1-5】(涉及复位、有符号数问题等)
【Verilog刷题篇】硬件工程师进阶1|序列检测
问题描述:请编写一个序列检测模块,检测输入信号a是否满足01110001序列,当信号满足该序列,给出指示信号match。
程序员洲洲
2024/06/07
1340
【Verilog刷题篇】硬件工程师进阶1|序列检测
FPGA笔试题——序列检测(FSM状态机)
FSM有限状态机,是FPGA和数字IC相关岗位必须要掌握的知识点,在笔试和面试中都非常常见。
FPGA探索者
2021/03/15
9700
FPGA基础知识极简教程(7)详解亚稳态与跨时钟域传输
这篇文章主要是对过去对于亚稳态以及跨时钟域传输问题的一次总结,作为这个系列博文的一次梳理吧。注:微信公众号也会更新,欢迎大家关注,我有了新文章会通过微信公众号推送通知大家,让你有选择的看到我的最新动态。
Reborn Lee
2020/06/29
1.4K0
FPGA逻辑设计回顾(4)亚稳态与单比特脉冲信号的CDC处理问题
注:本文首发自易百纳技术社区,原文地址:https://www.ebaina.com/articles/140000005331
Reborn Lee
2021/01/26
1K1
推荐阅读
SVA学习|05. 蕴含操作符
8740
[二十]Cracking Digital VLSI Verification Interview
2K0
基于fpga的spi通信设计_协议的概念
7990
数字分频器设计(偶数分频、奇数分频、小数分频、半整数分频、状态机分频|verilog代码|Testbench|仿真结果)
7.9K0
SVA断言学习|01.什么是断言(SVA)
1.2K0
FPGA学习altera 系列 第十四篇 边沿检测设计
5230
FPGA零基础学习:按键控制LED
1.3K0
fpga的spi的编程_UASP协议
1.3K0
Verilog实现偶数、奇数、半整数、分数(小数)分频,画电路图用D触发器实现分频
3.6K0
FPGA零基础学习:SPI 协议驱动设计(上)
1.1K0
【计算机组成原理课程设计】:实验0 ROM仿真、实验1 验证74L181运算和逻辑功能、实验2 运算器 2、实验 3 跑马灯、实验4 模拟微程序实现指令
3610
【005】数字IC笔面试常见题
3680
FPGA学习altera系列: 第十二篇 序列检测机设计
6040
边沿检测(上升沿检测、下降沿检测、双边沿检测|verilog代码|Testbench|RTL电路图|仿真结果)
6.4K0
FPGA/数字IC笔试题——序列检测(FSM状态机)【状态机序列检测】
2.8K0
题解 | Verilog刷题解析及对应笔试面试注意点【1-5】(涉及复位、有符号数问题等)
8300
【Verilog刷题篇】硬件工程师进阶1|序列检测
1340
FPGA笔试题——序列检测(FSM状态机)
9700
FPGA基础知识极简教程(7)详解亚稳态与跨时钟域传输
1.4K0
FPGA逻辑设计回顾(4)亚稳态与单比特脉冲信号的CDC处理问题
1K1
相关推荐
SVA学习|05. 蕴含操作符
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档
本文部分代码块支持一键运行,欢迎体验
本文部分代码块支持一键运行,欢迎体验