这几天的实验让我觉得有必要学习一下makefile 参考博客:博客
会不会写makefile,从一个侧面说明了一个人是否具有完成大型工程的能力
makefile带来的好处是自动化编译
target...:prerequisites... command ... ...
target是一个object file,可以是一个执行文件,也可以是一个标签preerquisites是依赖的文件command是shell命令
prerequisites中如果有一个以上的文件比target文件要新的话,command所定义的命令就会被执行。
看看例子:
edit : main.o kbd.o command.o display.o \ insert.o search.o files.o utils.o cc -o edit main.o kbd.o command.o display.o \ insert.o search.o files.o utils.omain.o : main.c defs.h cc -c main.ckbd.o : kbd.c defs.h command.h cc -c kbd.ccommand.o : command.c defs.h command.h cc -c command.cdisplay.o : display.c defs.h buffer.h cc -c display.cinsert.o : insert.c defs.h buffer.h cc -c insert.csearch.o : search.c defs.h buffer.h cc -c search.cfiles.o : files.c defs.h buffer.h command.h cc -c files.cutils.o : utils.c defs.h cc -c utils.cclean : rm edit main.o kbd.o command.o display.o \ insert.o search.o files.o utils.o
其中,,便于make阅读,最后的clean只是一个动作名字
,清除生成的中间文件。在编写command时,此行一定要以tab开头,空格也不行。
makefile
或者Makefile
的文件在找寻的过程中,如果出现错误,比如最后被依赖的文件找不到,那么make就会直接退出,并报错,而对于所定义的命令的错误,或是编译不成功,make根本不理。make只管文件的依赖性,即,如果在我找了依赖关系之后,冒号后面的文件还是不在,那么对不起,我就不工作啦
上述例子中的clean没有被edit直接/间接关联,则make不会自动执行。输入
make clean
才可以执行
出于对makefile的易维护性的考虑,引入了变量的概念:
objects=main.o kbd.o command.o display.o \ insert.o search.o files.o utils.oedit : $(objects) cc -o edit $(objects)
末尾的clean变为:
clean: rm edit $(objects)
GNU的make可以自动推导文件的依赖关系以及命令,于是上述例子可以变为:
objects = main.o kbd.o command.o display.o \ insert.o search.o files.o utils.oedit : $(objects) cc -o edit $(objects)main.o : defs.hkbd.o : defs.h command.hcommand.o : defs.h command.hdisplay.o : defs.h buffer.hinsert.o : defs.h buffer.hsearch.o : defs.h buffer.hfiles.o : defs.h buffer.h command.hutils.o : defs.h.PHONY : cleanclean : rm edit $(objects)
极大减少了代码量
.PHONY: cleanclean: -rm edit $(objects)
.PHONY是一个伪目标,rm前的-
告诉make也许某些文件会出现问题,但不要管,继续clean
如果你不想使用makefile
或者Makefile
的文件名,可以用make -f file
,file是你的文件名。 makefile中包含其他makefile的指令如同c++ 一样:
-include foo.make a.mk b.mk c.mk e.mk f.mk
减号仍然表示不管怎样报错都继续执行下去,上面的命令可以采用部分正则规则简化:
-include foo,make *,mk $(bar)
make支持三个通配符:
*,?,~
make可以在别的文件夹下寻找文件:
VPATH=src:../headers
如果make没有在当前文件夹下找到文件,就回去VPATH的路径下寻找文件,另一种方法是使用更为灵活的vpath:
vpath <pattern> <directories># 为符合模式的文件指定搜索目录vpath <pattern># 清除符合模式的文件的搜索目录vpath# 清除所有已被设置好的文件搜索目录
pattern需要包含%,表示匹配0/若干字符,例如:
vpath %.h ../headers
make的伪目标特性可以一次生成多个可执行文件:
all : prog1 prog2 prog 3.PHONY : allprog1 : prog1.o utils.o cc -o prog1 prog1.o utils.oprog2 : prog2.o cc -o prog2 prog2.oprog3 : prog3.o sort.o utils.o cc -o prog3 prog3.o sort.o utils.o
上述代码生成多个目标:prog1~3 makefile的静态模式可以自动寻找target,pattern,如:
objects = foo.o bar.oall: $(objects)$(objects): %.o: %.c $(CC) -c $(CFLAGS) $< -o $@
上述例子等价于:
foo.o : foo.c $(CC) -c $(CFLAGS) foo.c -o foo.obar.o : bar.c $(CC) -c $(CFLAGS) bar.c -o bar.o
makefile可以自动生成.c文件对于头文件的依赖性,如:
cc -M main.c
等价于:
main.o : main.c defs.h
defs.h是main.c中包含的头文件
@echo 正在编译xxx模块...
如果echo前没有@,那么会显示echo 正在编译xxx模块
,加上@后则不会显示echo 如果你希望上一条命令作用于下一条命令,那么两个命令应该在同一行且用分号分隔:
cd /home/file;pwd
要嵌套执行maek,可以这么做:
subsystem: cd subdir && $(MAKE)
即执行subdir子目录下的makefile文件,上级的makefile变量可以传到下一级:
export <var>;
传递所有变量的话只需一个export,不需要任何变量名称
变量可以使用变量:
foo=$(bar)bar=$(ugh)ugh=dsaall: echo $(foo)
显示为echo dsa 需要注意的是,如果有变量这样定义:
dir := /foo/bar # directory to put the frobs in
那么dir的值是/foo/bar
,后面多了四个空格
foo ?= bar
如果foo先前没有被定义,那么foo等于bar,如果foo之前有过定义,那么这条语句什么也不做。
foo :=a.o b.o c.obar :=$(foo:.o=.c)
第二行把foo中的.o全部换为.c 追加变量值:
objects = main.o foo.o bar.o utils.oobjects += another.o
libs_for_gcc = -lgnunormal_libs =foo: $(objects)ifeq ($(CC),gcc) $(CC) -o foo $(objects) $(libs_for_gcc)else $(CC) -o foo $(objects) $(normal_libs)endif
上述例子判断$(cc)是否是gcc
字符串替换,
$(subst ee,EE,feet on the street)
把feet on the street中的ee换成EE
功能和subst一样,不过匹配的是模式,
$(patsubst %.c,%.o,x.c.c bar.c)
把字串 x.c.c bar.c 符合模式 %.c 的单词替换成 %.o ,返回结果是 x.c.o bar.o
去掉开头和结尾的空格
$(strip a b c )
查找字符串
$(findstring a,a b c)
返回a,如果没有,则返回空
过滤,返回符合模式pattern的字符串
sources := foo.c bar.c baz.s ugh.hfoo: $(sources) cc $(filter %.c %.s,$(sources)) -o foo
反过滤函数
排序
取字符串的第n个单词,如 $(word 2, foo bar baz) 返回值是 bar 。
返回字符串的第一个单词
文件名操作函数暂略