Loading [MathJax]/jax/output/CommonHTML/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >CnetOS模板机配置及优化过程

CnetOS模板机配置及优化过程

作者头像
小柒吃地瓜
发布于 2020-04-23 09:17:02
发布于 2020-04-23 09:17:02
75800
代码可运行
举报
文章被收录于专栏:梦在深巷梦在深巷
运行总次数:0
代码可运行

虚拟机设置方式

  • 注册新的虚拟机用于模板机的制作,配置可自定义.也可参考如下配置:

设置完后开启模板机,自定义安装方式以及安装安装磁盘配置. 我使用的默认安装配置(下一步->下一步)这种!

模板机配置过程

  • 修改网卡命名方式:
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
#备份现有的网卡配置
[root@tempale ~]# cd /etc/sysconfig/network-scripts/
[root@tempale network-scripts]# cp ifcfg-ens192 netconf.cnf
[root@tempale network-scripts]# mv ifcfg-ens192 ifcfg-eth0

#增改配置文件
TYPE="Ethernet"
PROXY_METHOD="none"
BROWSER_ONLY="no"
BOOTPROTO="static"
IPADDR="10.10.1.20"
GATEWAY="10.10.1.1"
#HWADDR="00:50:56:b6:26:e5" #网卡MAC地址
NETMASK="255.255.255.0"
DNS1="10.10.1.1"
DEFROUTE="yes"
#NM_CONTROLLED="no" #是否支持network程序管理
IPV4_FAILURE_FATAL="no"
IPV6INIT="yes"
IPV6_AUTOCONF="yes"
IPV6_DEFROUTE="yes"
IPV6_FAILURE_FATAL="no"
IPV6_ADDR_GEN_MODE="stable-privacy"
NAME="eth0"
#UUID="7c23c4fb-636a-4bf4-9e9a-c059030f2676" #网卡UUID
DEVICE="eth0"
ONBOOT="yes"
USERDNS="no" #普通用户是否可以操作网卡
#主要修改:网卡IP 掩码 DNS,可选修改:MAC UUID IP获取方式 普通用户是否支持网卡操作


#修改引导配置文件后生成新引导配置文件
[root@tempale ~]# vi /etc/default/grub 
GRUB_CMDLINE_LINUX="net.ifnames=0 biosnames=0 rd.lvm.lv=centos/root rd.lvm.lv=centos/swap rhgb quiet"
[root@tempale ~]# grub2-mkconfig -o /boot/grub2/grub.cfg 


#重启系统
[root@tempale ~]# reboot
[root@tempale ~]# ifconfig 
eth0: flags=4163<UP,BROADCAST,RUNNING,MULTICAST>  mtu 1500
        inet 10.10.1.20  netmask 255.255.255.0  broadcast 10.10.1.255
        inet6 fe80::fd1f:ad80:1c03:f833  prefixlen 64  scopeid 0x20<link>
        ether 00:50:56:b6:26:e5  txqueuelen 1000  (Ethernet)
        RX packets 98  bytes 10123 (9.8 KiB)
        RX errors 0  dropped 0  overruns 0  frame 0
        TX packets 104  bytes 10893 (10.6 KiB)
        TX errors 0  dropped 0 overruns 0  carrier 0  collisions 0

  1. 需要注意的是:网卡配置文件指定了dns的话那和/etc/resolv.conf中的记录会自动生成和网卡配置文件的中dns地址,所以CentOS中如果网卡中配置了DNS那么不需要重复在/etc/resolv.conf中再重复指定DNS了。如果不想在网卡中配置DNS那么可以直接在/etc/resolv.conf文件中配置DNS。
  2. 修改源后安装常用工具:
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
#修改为aliyun源
[root@template yum]# cd /etc/yum.repos.d/
[root@tempale yum.repos.d]# mv CentOS-Base.repo CentOS-Base.repo.back
[root@tempale yum.repos.d]# curl -o /etc/yum.repos.d/CentOS-Base.repo http://mirrors.aliyun.com/repo/Centos-7.repo
#生成缓存
[root@tempale yum.repos.d]# yum makecache
#安装常用软件
[root@tempale yum.repos.d]# yum install -y vim wget git net-tools bash-completion epel-release htop
#安装开发包
[root@tempale ~]# yum groupinstall -y "Development Tools"

#修改epel源
[root@tempale yum.repos.d]# mv /etc/yum.repos.d/epel.repo /etc/yum.repos.d/epel.repo.backup && mv /etc/yum.repos.d/epel-testing.repo /etc/yum.repos.d/epel-testing.repo.backup
[root@template ~]# wget -O /etc/yum.repos.d/epel.repo http://mirrors.aliyun.com/repo/epel-7.repo
[root@tempale yum.repos.d]# yum makecache
[root@tempale yum.repos.d]# yum repolist 
Loaded plugins: fastestmirror
Loading mirror speeds from cached hostfile
 * base: mirrors.aliyun.com
 * extras: mirrors.aliyun.com
 * updates: mirrors.aliyun.com
repo id                                           repo name                                                                                 status
base/7/x86_64                                     CentOS-7 - Base - mirrors.aliyun.com                                                      10,097
epel/x86_64                                       Extra Packages for Enterprise Linux 7 - x86_64                                            13,518
extras/7/x86_64                                   CentOS-7 - Extras - mirrors.aliyun.com                                                       323
updates/7/x86_64                                  CentOS-7 - Updates - mirrors.aliyun.com                                                    1,117
repolist: 25,055
  • 系统配置:
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
#关闭selinux
[root@tempale yum.repos.d]# sed -i 's/SELINUX=enforcing/SELINUX=disabled/g' /etc/selinux/config
[root@tempale ~]# grep 'SELINUX=' /etc/selinux/config 
# SELINUX= can take one of these three values:
SELINUX=disabled
  • 配置ssh秘钥登录
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
#windows使用xshell生成秘钥,linux生成秘钥如下:
[root@tempale .ssh]# ssh-keygen -t rsa -b 4096 
Generating public/private rsa key pair.
Enter file in which to save the key (/root/.ssh/id_rsa):  #保存路径
Enter passphrase (empty for no passphrase):  #秘钥密码
Enter same passphrase again:    #重复秘钥
Your identification has been saved in /root/.ssh/id_rsa.
Your public key has been saved in /root/.ssh/id_rsa.pub.
[root@tempale .ssh]# cat id_rsa.pub  #秘钥存放路径
 
#手动导入公钥
[root@tempale .ssh]# cd && mkdir .ssh && cd .ssh
[root@tempale .ssh]# vim authorized_keys  #把公钥复制进去
  • 更新系统
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
[root@tempale .ssh]# yum update

如果没必要的话还是不建议更新的,因为更新后未知问题非常多.

  • 内核参数优化
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
#设置最大文件描述符
[root@tempale ~]# vim /etc/security/limits.conf
*               hard    nofile          102400
*               soft    mofile          102400

#内核参数优化
[root@tempale ~]# vim /etc/sysctl.conf
vm.overcommit_memory = 1
net.ipv4.ip_local_port_range = 1024 65000
net.ipv4.tcp_fin_timeout = 1
net.ipv4.tcp_keepalive_time = 1200
net.ipv4.tcp_mem = 94500000 915000000 927000000
net.ipv4.tcp_syncookies = 1
net.ipv4.tcp_tw_reuse = 1
net.ipv4.tcp_tw_recycle = 1
net.ipv4.tcp_fin_timeout=120
net.ipv4.tcp_keepalive_time = 2400
net.ipv4.tcp_max_syn_backlog = 8192
net.ipv4.tcp_max_tw_buckets = 5000 
net.ipv4.tcp_timestamps = 0
net.ipv4.tcp_synack_retries = 1
net.ipv4.tcp_syn_retries = 1
net.ipv4.tcp_abort_on_overflow = 0
net.core.rmem_max = 16777216
net.core.wmem_max = 16777216
net.core.netdev_max_backlog = 262144
net.core.somaxconn = 20480 
net.ipv4.tcp_max_orphans = 3276800
net.ipv4.tcp_max_syn_backlog = 262144
net.core.wmem_default = 8388608
net.core.rmem_default = 8388608
net.nf_conntrack_max = 655360
net.netfilter.nf_conntrack_tcp_timeout_established = 1200
[root@tempale ~]# sysctl -p

内核参数优化详细解释:https://www.lagou.com/lgeduarticle/55640.html

  • 删除模板机操作日志
代码语言:javascript
代码运行次数:0
运行
AI代码解释
复制
#主要的日志文件:dmesg secure messages yum.log
[root@tempale ~]# cd /var/log/
[root@tempale log]# echo "" > messages && echo "" > secure && echo "" > dmesg && echo "" > yum.log

#删除history信息
[root@tempale ~]# echo "" > .bash_history
[root@tempale ~]# history -c

版权属于:龙之介大人

本文链接:https://cloud.tencent.com/developer/article/1619657

本站所有原创文章采用知识共享署名-非商业性使用-相同方式共享 4.0 国际许可协议进行许可。 您可以自由的转载和修改,但请务必注明文章来源和作者署名并说明文章非原创且不可用于商业目的。

本文参与 腾讯云自媒体同步曝光计划,分享自作者个人站点/博客。
原始发表:2020 年 02 月,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 作者个人站点/博客 前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
Vitis指南 | Xilinx Vitis 系列(三)
大侠好,欢迎来到“艮林子”专栏,本次为艮林子首次和大侠见面,新春佳节之际,略备薄礼,不成敬意,给大侠带来“Xilinx Vitis 系列连载”,给大侠提供参考学习的资料,如有不足之处,还请多多指教。
FPGA技术江湖
2021/02/26
2.4K0
Vitis指南 | Xilinx Vitis 系列(三)
Vitis指南 | Xilinx Vitis 系列(一)
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。“煮酒言欢”进入IC技术圈,这里有近50个IC技术公众号。
FPGA技术江湖
2021/02/26
2.1K0
Vitis指南 | Xilinx Vitis 系列(一)
Vitis指南 | Xilinx Vitis 系列(二)
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。“煮酒言欢”进入IC技术圈,这里有近50个IC技术公众号。
FPGA技术江湖
2021/02/26
2.3K0
Vitis指南 | Xilinx Vitis 系列(二)
Vitis指南 | Xilinx Vitis 系列(四)
大侠好,欢迎来到“艮林子”专栏,本次为艮林子首次和大侠见面,新春佳节之际,略备薄礼,不成敬意,给大侠带来“Xilinx Vitis 系列连载”,给大侠提供参考学习的资料,如有不足之处,还请多多指教。
FPGA技术江湖
2021/02/26
2.1K0
Vitis指南 | Xilinx Vitis 系列(四)
Vitis指南 | Xilinx Vitis 系列(六)
大侠好,欢迎来到“艮林子”专栏,本次为艮林子首次和大侠见面,新春佳节之际,略备薄礼,不成敬意,给大侠带来“Xilinx Vitis 系列连载”,给大侠提供参考学习的资料,如有不足之处,还请多多指教。
FPGA技术江湖
2021/02/26
2.3K0
Vitis指南 | Xilinx Vitis 系列(六)
​构建自定义 AXI4-Stream FIR 滤波器
副标题:优秀的IC/FPGA开源项目(五)-在Vivado中构建自定义 AXI4-Stream FIR 滤波器 IP
FPGA技术江湖
2024/12/11
1970
​构建自定义 AXI4-Stream FIR 滤波器
FPGA Xilinx Zynq 系列(一)
今天给大侠带来FPGA Xilinx Zynq 系列第一篇,基于含有 ARM® Cortex®-A9 的 Xilinx® Zynq®-7000 全可编程片上系统的嵌入式处理器,本系列分享来源于《The Zynq Book》,Louise H. Crockett, Ross A. Elliot,Martin A. Enderwitz, Robert W. Stewart. L. H. Crockett, R. A. Elliot, M. A. Enderwitz and R. W. Stewart, The Zynq Book: Embedded Processing with the ARM Cortex-A9 on the Xilinx Zynq-7000 All Programmable SoC, First Edition, Strathclyde Academic Media, 2016。
FPGA技术江湖
2020/12/30
2.5K1
FPGA Xilinx Zynq 系列(十八)Zynq 的第一个工程
今天给大侠带来FPGA Xilinx Zynq 系列第十八篇,本篇是第一部分 PART A的最后一篇,下一篇将开启PART B,Zynq SoC & 硬件设计。本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
1.2K0
RecoNIC 入门:SmartNIC 上支持 RDMA 的计算卸载-FPGA-智能网卡-AMD-Xilinx
当今的数据中心由数千台网络连接的主机组成,每台主机都配有 CPU 和 GPU 和 FPGA 等加速器。 这些主机还包含以 100Gb/s 或更高速度运行的网络接口卡 (NIC),用于相互通信。 我们提出了 RecoNIC,这是一种基于 FPGA、支持 RDMA 的 SmartNIC 平台,旨在通过使网络数据尽可能接近计算来加速计算,同时最大限度地减少与数据副本(在以 CPU 为中心的加速器系统中)相关的开销。 由于 RDMA 是用于改善数据中心工作负载通信的事实上的传输层协议,因此 RecoNIC 包含一个用于高吞吐量和低延迟数据传输的 RDMA 卸载引擎。 开发人员可以在 RecoNIC 的可编程计算模块中灵活地使用 RTL、HLS 或 Vitis Networking P4 来设计加速器。 这些计算块可以通过 RDMA 卸载引擎访问主机内存以及远程对等点中的内存。 此外,RDMA 卸载引擎由主机和计算块共享,这使得 RecoNIC 成为一个非常灵活的平台。 最后,我们为研究社区开源了 RecoNIC,以便能够对基于 RDMA 的应用程序和用例进行实验
晓兵
2024/05/04
2.1K0
RecoNIC 入门:SmartNIC 上支持 RDMA 的计算卸载-FPGA-智能网卡-AMD-Xilinx
FPGA Xilinx Zynq 系列(七)Zynq 设计指南( 如何使用?) 之 设计流程概述
今天给大侠带来FPGA Xilinx Zynq 系列第七篇,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
3K0
RTL与HLS强强联合打造FPGA新开发之路
高层次综合(High-level Synthesis)简称HLS,指的是将高层次语言描述的逻辑结构,自动转换成低抽象级语言描述的电路模型的过程。
碎碎思
2023/08/30
6960
RTL与HLS强强联合打造FPGA新开发之路
FPGA Xilinx Zynq 系列(二十三)Zynq 片上系统的开发
今天给大侠带来FPGA Xilinx Zynq 系列第二十三篇,开启十一章,讲述Zynq 片上系统的开发等相关内容,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
1.5K0
FPGA Xilinx Zynq 系列(二十七)Vivado HLS: 近视 之 项目剖析
今天给大侠带来FPGA Xilinx Zynq 系列第二十七篇,开启十五章,讲述Vivado HLS: 近视之项目剖析等相关内容,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
2.2K0
HLS最全知识库
高层次综合(High-level Synthesis)简称HLS,指的是将高层次语言描述的逻辑结构,自动转换成低抽象级语言描述的电路模型的过程。
碎碎思
2023/02/14
2.1K0
HLS最全知识库
基于FPGA的轻量级RISCV SoC
随着以RISC-V(RISC,精简指令集计算机;V表示为第五代)为代表的新型开源ISA(instruction set architecture,指令集架构)的出现,使得国内在处理器研发上有了新的ISA可供选择。国内在处理器研发方面的人才需求也越来越多。但是由于目前国内计算机科学教学用具主要是8086微机和51单片机等陈旧的架构,这些处理器不仅缺乏相关的底层逻辑实现,而且指令架构过于陈旧不具备参考价值。综上所述,为了方便老师教学和学生由浅入深地了解处理器设计,需要一种开源的,简单的,同时使用了新型ISA的处理器,并且基于此集成一个SoC。
FPGA技术江湖
2020/12/29
3.6K0
基于FPGA的轻量级RISCV SoC
Vitis尝鲜(二)
上一篇安装完相关程序后,这一篇就简单运行一个“Hello Vitis”的程序。  本例硬件平台为ZYNQ平台,具体芯片为XC7Z035。  ZYNQ 芯片分为 PL 和 PS, PS 端的 IO 分配相对是固定的,不能任意分配,而且不需要在 Vivado 软件里分配管脚,虽然本实验仅仅使用了 PS,但是还要建立一个 Vivado 工程,用来配置 PS 管脚。虽然 PS 端的 ARM 是硬核,但是在 ZYNQ 当中也要将 ARM硬核添加到工程当中才能使用。
碎碎思
2020/06/30
2K0
FPGA Xilinx Zynq 系列(三十一) IP 重用与集成
今天给大侠带来FPGA Xilinx Zynq 系列第三十一篇,开启十八章, 带来 IP 重用与集成等相关内容,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
1.6K0
FPGA Xilinx Zynq 系列(二十五)IP包设计
今天给大侠带来FPGA Xilinx Zynq 系列第二十五篇,开启十三章,讲述IP包设计等相关内容,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
1.9K0
创建 Vitis 加速平台第 3 部分:在 Vitis 中封装加速平台
这是《创建 Vitis 加速平台》系列的第 3 篇博文。在前文中,我们讲解了如何创建硬件和软件工程。在本文中,我们将讲解如何在 Vitis™ 中将所有这些工程封装在一起。
碎碎思
2020/11/03
2K0
创建 Vitis 加速平台第 3 部分:在 Vitis 中封装加速平台
FPGA Xilinx Zynq 系列(八)Zynq 设计指南( 如何使用?) 之 ISE 和 Vivado 设计套件​
今天给大侠带来FPGA Xilinx Zynq 系列第八篇,本篇内容目录简介如下:
FPGA技术江湖
2020/12/30
1.2K0
推荐阅读
相关推荐
Vitis指南 | Xilinx Vitis 系列(三)
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档
本文部分代码块支持一键运行,欢迎体验
本文部分代码块支持一键运行,欢迎体验