Loading [MathJax]/jax/output/CommonHTML/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
社区首页 >专栏 >绝缘涂层键合金线

绝缘涂层键合金线

作者头像
用户4472150
修改于 2024-11-11 02:22:22
修改于 2024-11-11 02:22:22
1420
举报
文章被收录于专栏:先进封装先进封装

随着半导体行业继续向更高的引脚(Lead Finger)、更细的间距、多排接合焊盘和多堆叠芯片器件发展,通过引线键合的互连成为当今半导体封装工艺的挑战。泰丰瑞电子开发了绝缘涂层键合线(金线和铜线)。

可以实现复杂的封装设计,提高封装性能,提高高密度封装的成品率。本文概述了基于绝缘涂层键合线的涂层技术,以及相关辅助封装和设计技术。绝缘涂层键合金线的材料设计考虑及其性能,以及封装和组装考虑也将得到解决。

简介

绝缘涂层键合金线

长期以来,绝缘涂层键合线一直是高输入/输出(I/O)密度引线键合应用所追求的,过去的许多尝试都取得了有效成功。一种新型的键合线,即绝缘涂层键合线,为利用现有的基于引线键合的基础设施提供了具有成本效益的方法,以应对ITRS路线图概述的挑战。

以下部分概述了绝缘涂层键合线实施的基本要求:

1. 绝缘涂层材料的原则和性能考虑,形成的绝缘涂层称为绝缘涂层键合线

2. 融入的现有的组装基础设施(引线键合机、等离子设备、成型设备等)

3. FAB和金属化合物的形成

4. 第二焊点(引线键合)的可焊性

讨论扩展使用绝缘涂层键合线的封装相关设计和绝缘涂层键合线功能,包括产能提升和新的封装设计,并提供初步可靠性评估数据。

绝缘涂层键合金线

绝缘涂层键合金线的选材

绝缘涂层键合金线

“ 以下是绝缘涂层键合金线考虑的四个关键领域:

“1 /应用考虑因素(性能要求)

1. FAB形成 , 第二焊点可焊性(能够穿过涂层粘合)

2. 绝缘强度足够高,以便在设备应用电压下(Eg=5V工作电压)绝缘性

3. 高抗裂性和对裸金线的附着力,以防止键合过程中涂层的剥落,良好EFO烧球

4. 涂层后的裸金线的变化最小(如延展率,抗荷载能力等)

5. 耐低级和二级封装过程中可能使用的普通溶剂(如醇类,丙酮和DI水)

6. 能够在短时间内耐受高达300℃的温度(例如在无铅工艺所用的260℃回流温度下耐受10-15s)

“2 /物理和化学性能”

涂层材料中离子含量低(低于20ppm)

“3 /基础设施”

使用现有的行业标准设备(如引线键合机)

“4 /环境因素”

在形成FAB过程中,低挥发性有机化合物(VOC)

绝缘涂层键合金线

绝缘涂层键合线是为满足ITRS 未来应用对超细,高I/O密度应用的要求而设计的。当前绝缘涂层键合线生产的最大电压是5v。该规范涵盖了大多数中高数字集成电路应用。

绝缘涂层键合线能防止键合线接触短路,从而提高器件成品率。具体来说,在芯片塑封过程中扫线一直是PBGA封装高密度互连的挑战。绝缘涂层键合线允许交叉和碰线,不论是任何原因或转移成型引起的碰线。这种性能有助于实现性应用,例如芯片倒装键合(图1 ) 。 多层堆叠芯片(Die Stack 图2a,图2b)  ,系统级封装(SIP), P-O-P封装,多层引线键合(如图3)和矩阵键合应用。

绝缘涂层键合金线

图片
图片

图1: 绝缘涂层键合线进行芯片间(Chip-to-Chip)键合

绝缘涂层键合线进行芯片间(Chip-to-Chip)键合,芯片间的(TSV)互连,有可能提高了设备的高速性。

图4显示了芯片中键合线相互交叉和碰线的示例。可以直接使芯片间(Chip-to-Chip)的引线键合来实现关键布线,以实现芯片间最小化的延迟,这可以优化封装的电气性能。

图片
图片

图 2 : 多层堆叠芯片引线键合

图片
图片

图 3 : 高密度引线键合

图片
图片

图 4 : 使用绝缘涂层键合线相互交叉的示例

裸线须小心间隔,至少相隔一根线径的距离,以防止短路。然而,绝缘涂层键合线可以相互接触而不会短路,从而增加布线密度和灵活性。

绝缘涂层键合金线

使用绝缘涂层键合金线键合

绝缘涂层键合金线

为实现更大的布线密度,涂层厚度必须足够薄,以使绝缘涂层键合线不须增加劈刀孔径,实现与相同直径的裸线焊盘(BPP)间距。此外,绝缘涂层键合线不应留下污染物(芯片/基板表面)和劈刀尖端的残留物,或在EFO形成过程中不挥发有害气体。

图片
图片

图 5 : 绝缘涂层键合线(FAB)上形成类似“西瓜条纹”的涂层

注意FAB底部无绝缘涂层

绝缘涂层键合线的第一焊点的可键合性形成取决于形成“西瓜条纹”对FAB的能力。在EFO球形成过程中,涂层在球的中间部分分裂成独特的西瓜条纹(图5),FAB的下半部分无绝缘涂层,涂层材料不会融化。

图片
图片

图 6a :  劈刀尖端残留物的键合前后检查

100万次键合前(左)和后(右)劈刀残留物的低倍图

图片
图片

图 6b : 劈刀尖端残留物的键合前后检查

100万次键合后劈刀残留物的聚集放大视图

图片
图片

图 6c : 1,00万次键合的侧面图,劈刀从不同角度观察图

图 6 : 劈刀检查前后

经过100万次键合后,劈刀显示的可忽略的涂层材料积累量(图6a和图6b)图6a是标准SPT劈刀在0次键合后的图像,使用绝缘涂层键合线的相同劈刀尖端残留物在100万次键合后观察发现,经过100万次的键合后,劈刀尖端显示无任何残留物。图6b是图6a中劈刀尖端残留物的高倍放大视图,显示从焊盘上粘附的少量残留物。图 6c中显示的是1,00万次键合的侧面图,劈刀从不同角度观察图。

根据EPA测试方法TO-17,对引线键合过程中挥发的有机化合物(VOC)排放的室内空气质量进行了监测。EPA TO-17测试是将空气采样到吸收管中进行热吸收,并用质量选择(MS)和常规气相色谱(GC)检测分析。使用吸收剂从两个采样位置采集空气样本,一个靠近键合头(Bond Head),另一个面向操作者。经过实验两个样品都表明,所测定的所有有挥发性有机化合物都远远低于EPA标准所定义的标准。

图片
图片

图 7 : 利用绝缘涂层键合线和裸线在0时刻形成金属化合物对比

样本显示超出75%的IMC在零时形成

图7显示了0时刻在绝缘涂层键合线底部的硝酸溶液中腐蚀时形成的键合球的2幅光学图像。绝缘涂层键合线与第一焊点形成的金属化合物(IMC)的覆盖率,暗区显示为深色区域,并计算了每个图像的暗区覆盖百分比。本文中使用的芯片焊盘上的铝金属化合物厚度约0.7微米,其中1%为硅,0.5%为铜。所有键合线的IMC在 0时刻观察到的键合数值大于75%的覆盖范围。

第二焊点键合(通常称为引脚键合),使用绝缘涂层进行键合,并采用当前标准的热超声引线键合机。对于绝缘涂层键合线与裸线相比,第二焊点需要不同的键合参数才能使绝缘涂层破裂,在标准键合参数范围内,但与裸线相比可能会发生变化。通常,绝缘涂层键合线的键合拉力强度略低。绝缘涂层键合线相对于裸线来说,图8和图9分别显示了引线键合拉力试验前和试验后引线键合的SEM图像,显示引线键合区域良好的键合情况。图10显示了绝缘涂层键合线用引线键合机(KS&8028)对3种不同线径(20、23、25μm)的绝缘涂层键合线进行键合,每种线径都键合在PBGA层压基板上。绝缘涂层键合线直径在PBGA层压基板上显示出可接受的拉力强度(如图10)

图片
图片

图 8:绝缘涂层键合线的第二焊点扫描电镜图像

图片
图片

图 9 : 拉力试验前和试验后引线键合的SEM金属残留图像

图片
图片

图 10 : 绝缘涂层键合线20μm、23μm、25μm三种不同线径的拉伸强度数据

绝缘涂层键合线的可靠性 最新一代的(绝缘涂层键合线设计用于生产、存储和设备操作条件如表1

图片
图片

表 1: 绝缘涂层键合线的应用:制造、存储和设备运行条件、温度范围

绝缘涂层键合线的可靠性和可行性研究在各种OEM进行了技术测试。引线键合在OEM中进行,使用标准生产的引线键合机(如:ASM Eagle、K&S、Iconx-Plus等),以及封装类型(如PBGA和引线框架)。

图11显示了可靠性数据的528根交叉总线,该器件使用K&S键合机制造。该器件中的芯片有上三层焊盘组成,焊盘间距为90μm(有效焊盘间距为30μm)。该器件有采用交叉键合形式形成线键合(图11所示),每个器件使用528根纯度为99.99%,直径为30μm的绝缘键合涂层线。

图片
图片

图 11 :  503PBGA(40mm*40mm)是有528个交叉键合线形成,用于车规的测试芯片

“可靠性/ 评估内容

1.  JEDEC湿度等级3作为预调试( JESD-22-A113-B),并修改为无铅焊料;回流条件:在30C/60%RH,192小时。在245°C,焊料回流3次。

2. 温度循环(TC): (JESD-22- A104-A),条件B: -55℃至+125℃,电气测试点在500-1000个循环。

3. 150℃时的高温储存寿命(JESD-22-A103-A);500小时和1000小时的电气试验点

4. 偏置高加速应力试验(偏置高应力试验)(JeSD-22-A110-B)在2大气压下,温度为130℃/85%RH/4.0V,持续100小时。

图片
图片

表 2 :绝缘涂层键合线在503 PBGA的可靠性实验总结

绝缘涂层键合金线

结论

绝缘涂层键合金线

为满足当前芯片行业高密度互连要求,绝缘涂层键合金线的方法,可实现复杂的封装设计,提高封装性能及产量。

绝缘涂层键合线的优势:

1. 防止电线短路

2. 超高密度芯片封装、超细、多行焊接和阵列键合

3. 多层芯片封装(如:DIE Stack \Sip以及Chip to Chip)

4. 当前制造应用(如:扫线、超长线弧、弯折线等)

5. 简化基板和缩小封装尺寸

本文提供了具有代表性的测试数据:

在绝缘涂层键合金线上的绝缘涂层键合技术:

1)第一和第二焊点的引线键合强度满足行业规范,是根据基于20μm、23μm和25μm金线的绝缘涂层键合金线实现的。绝缘涂层键合金线显示出良好的球形和对称性。

2)绝缘涂层键合金线的金属间化合物覆盖,在时间0时刻时与裸线相比,其覆盖率>75%的键合球面积。

3)用绝缘涂层键合线键合的车规级芯片,通过了JEDEC湿度等级3预调试(JESD-22-A113-B)后,交叉和接触的导线通过了可靠性测试(偏置HAST、HTS和TC)。

4) 绝缘涂层键合金线是环保的,并通过了EPATO17 规范。

4) 绝缘涂层键合金线即使在百万键合之后也不会使劈刀尖端余留残留物。

本文系转载,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文系转载,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
Corning用于102.4T CPO交换机的玻璃基板方案
简单看看今年Corning报道的玻璃基板CPO方案进展,Corning大概在20年左右提出来这个方案,主要是通过他们独有的玻璃技术,将光互连和电互连集成在玻璃中,通过离子交换(IOX)波导和薄膜金属化实现,支持硅光子倒装芯片直接组装到玻璃基板,实现低成本组装和低损耗光纤连接,支撑CPO及Chiplet CPO,目标直接瞄准102.4T的交换机。
光芯
2025/04/08
1080
Corning用于102.4T CPO交换机的玻璃基板方案
LCC/CLCC/PLCC封装芯片从导通到可靠性的综合测试解决方案
LCC(Leadless Chip Carrier)、CLCC(Ceramic Leaded Chip Carrier)和PLCC(Plastic Leaded Chip Carrier)封装芯片因其结构差异和应用场景的多样性,在工业控制、汽车电子、通信设备及消费电子领域占据重要地位。为确保其性能与可靠性,需通过导通测试、功能性测试、高性能测试、可靠性测试、逻辑测试等多维度验证。本文将结合鸿怡电子测试座、老化座及烧录座的关键技术,系统解析测试方法、标准与实践应用。
ICsocketgirl
2025/04/14
750
LCC/CLCC/PLCC封装芯片从导通到可靠性的综合测试解决方案
现代异构集成中的物理设计挑战
分享一篇介绍异质集成的论文,作者是来自台湾大学的张耀文教授,IEEE Fellow,IEEE EDA协会的第一位非欧美当选主席。文章链接在此:
光芯
2025/04/08
860
现代异构集成中的物理设计挑战
Chiplet通信桥接技术介绍及大厂方案分析(一)
今天接着翻译Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology这本书第五章Chiplet Communication(Bridge),篇幅比较长,分为上下两篇,上半部分翻译背景和技术细节,下半部分翻译Intel、IBM、AMD、TSMC等大厂的一些Chiplet技术方案。
光芯
2025/04/08
1170
Chiplet通信桥接技术介绍及大厂方案分析(一)
绝缘涂层键合铜线的互联技术及工艺制程的改进与验证
分析引线框架封装中绝缘涂层键合铜线键合的SSB(Stand—off Stitch Bond)互联的各种技术难点,并研究和验证解决方案。从芯片、制具、材料、工艺等方面,分析芯片的表面质量、键合夹具、键合劈刀等对绝缘涂层键合铜线SSB工艺的关键影响。研究不同保护气体下的无空气球(FAB)尺寸的稳定性和不同保护装置中FAB形状的稳定性,以及防止绝缘涂层键合铜线SSB键合焊盘损伤和控制“铝挤出”的技术。确定SSB工艺控制的要点及改善方法,并通过试验证实所述措施与方法的有效性。
用户4472150
2024/11/11
1190
绝缘涂层键合铜线的互联技术及工艺制程的改进与验证
设计低泄漏飞安电路,第 3 部分:低电流设计技术
本文的第 1 部分定义并描述了承载这些低电流的设计,解释了设计这些电路时出现的问题,并研究了屏蔽和防护方法的应用。
云深无际
2024/08/20
1540
设计低泄漏飞安电路,第 3 部分:低电流设计技术
论金丝引线键合的影响因素
摘要:金线引线键合-也叫绑定,在COB(chip on board)封装技术是指将裸芯片直接贴在PCB 板上,然后用金线进行电子连接的技术。
Flyin飞宇
2024/06/25
770
论金丝引线键合的影响因素
PCBA板返工及去除残留焊料
为了适当地完成返工——移除和更换PCB上的元件在拆焊和移除元件后,需要正确地去除残留焊料此步骤很重要,原因如下:
高拓电子
2022/07/18
6470
韩国ETRI:基于TGV基板实现可更换维修的高速光引擎
今天分享一篇韩国电子通信研究院ETRI发表于《Journal of Lightwave Technology》的研究(链接:https://ieeexplore.ieee.org/document/10908638),主要介绍了一款基于玻璃通孔(TGV)中介层的CWDM4 EML 400Gbps LR4光引擎方案,采用玻璃基板的好处是高频性能好,同时可以通过激光解焊的形式实现光引擎的更换和维修。
光芯
2025/04/08
800
韩国ETRI:基于TGV基板实现可更换维修的高速光引擎
光学引线键合技术 (photonic wire bonding)
前一篇笔记 硅光芯片的光源 提到通常将III-V族LD直接倒装焊到SOI芯片上,但是该方法对贴装的精度要求较高,需要花费较多的时间进行对准调节。本篇笔记主要介绍一种新的解决方案,用于解决贴装对准的问题。
光学小豆芽
2020/08/13
6.1K0
什么是共晶焊和回流焊
做完芯片之后还是要做成器件才能真正了解芯片性能,对于电性能芯片就面临如何焊接的问题。芯片到封装体的焊接是指半导体芯片与载体(封装壳体或基片)之间形成牢固的、传导性或者绝缘性的连接方法。焊接层除了为器件提供机械连接和电连接之外,还需为器件提供良好的散热通道。
用户2760455
2022/11/16
1.5K0
什么是共晶焊和回流焊
手把手教你,19步从石头里抠出一块CPU
半导体产业中用的最多的是硅元素,而硅元素在地球上的储量仅次于氧元素,数据显示地球的硅元素含量在28%左右。得益于硅元素巨大的储量和良好的半导体性质,它也就成为了制作集成电路的最优秀的原材料。
公众号 IT老哥
2021/12/21
5180
手把手教你,19步从石头里抠出一块CPU
隐秘的角落:SMT过炉速度不当带来的质量隐患
SMT论坛上有这么一个帖子,大概的问题是锡膏工艺后PCB上的晶振无法起振,排除虚焊、短路问题,在晶振回路区域用洗板水擦洗或者烙铁焊一下之后,晶振即恢复正常,而且问题可双向复现——
硬件大熊
2022/06/23
4300
隐秘的角落:SMT过炉速度不当带来的质量隐患
Chiplet通信桥接技术介绍及大厂方案分析(二)
上一篇介绍了Chiplet设计和异构集成封装的技术分类和实现手段,这一篇来看下大厂的chiplet方案。
光芯
2025/04/08
960
Chiplet通信桥接技术介绍及大厂方案分析(二)
BJCORE半导体划片机设备——封装的八道工序
半导体产品的制造过程主要包括前道晶圆制造和后道封装测试,随着先进封装技术的浸透,呈现了介于晶圆制造和封装之间的加工环节,称为中道)。半导体产品的加工工序多,在制造过程中需求大量的半导体设备。在这里,我们引见传统封装(后道)的八道工艺。
博捷芯划片机
2023/03/25
4500
BJCORE半导体划片机设备——封装的八道工序
微电子生产制造阶段的静电影响
所谓微电子器件,通常指电子器件的关键器件结构(包括膜层厚度、线宽、线距等技术参数)进入到微米级甚至更低数量级的范围。例如,当前的各类IC(Integrated Circuits,集成电路,俗称芯片)中都有大量的MOS(Metal Oxide Semiconductor Field Effect Transistor,金属氧化物场效应管)器件结构构成各种电路单元,而其中的gate oxide膜层基本都进入180um以下的膜厚范围。
用户11339509
2024/11/15
810
美国先进封装制造蓝图(MRHIEP):高性能计算相关的先进封装及异质集成技术
MRHIEP(Manufacturing Roadmap for Heterogeneous Integration and Electronics Packaging,异构集成和电子封装制造路线图)项目是由加州大学洛杉矶分校(UCLA)的 Center for Heterogeneous Integration and Performance Scaling(UCLA Chips)和国际半导体产业协会(SEMI)合作开展的。该项目于 2023 年 12 月 6 日发布了一份多机构报告。这份报告是美国本土先进封装的快速启动指南,代表了约 100 名来自 40 多家公司、学术机构、产业联盟和政府机构的行业资深人士的共同努力。其目标是为美国制定一份可操作的先进封装路线图,基于异构集成路线图(HIR)并增添制造方法说明来实施 HIR。该项目专注于高性能计算(HPC)和医疗电子与混合封装等关键领域,旨在利用美国本土技能、能力和基础设施,构建具有多样性、稳健性和安全性的全球供应链。
光芯
2025/04/08
1120
美国先进封装制造蓝图(MRHIEP):高性能计算相关的先进封装及异质集成技术
印制电路板中常用标准介绍
1) IPC-ESD-2020: 静电放电控制程序开发的联合标准。包括静电放电控制程序所必须的设计、建立、实现和维护。根据某些军事组织和商业组织的历史经验,为静电放电敏感时期进行处理和保护提供指导。
高拓电子
2022/08/12
7900
晶圆电镀(二)制作工艺及性能指标
1、在晶圆上先做打底层金属,什么Cr\Ni\Au; Ti\Pt\Au; AiWAu等形成导电层。
用户2760455
2022/06/08
2.5K0
晶圆电镀(二)制作工艺及性能指标
一种新型RDL PoP扇出晶圆级封装工艺芯片到晶圆键合技术
扇出型晶圆级中介层封装( FOWLP)以及封装堆叠(Package-on-Package, PoP)设计在移动应用中具有许多优势,例如低功耗、短信号路径、小外形尺寸以及多功能的异构集成。此外,它还可以应用于多种封装平台,包括PoP、系统级封装(SiP)和芯片尺寸封装( CSP)。这些优势来源于一种称为再分布层(Redistribution Layer, RDL)的先进互连技术。
用户4472150
2025/02/10
1510
一种新型RDL PoP扇出晶圆级封装工艺芯片到晶圆键合技术
推荐阅读
相关推荐
Corning用于102.4T CPO交换机的玻璃基板方案
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档