想问问各位,如果我问“24-bit ADC 的含义是什么?”你可以说的明白吗?回顾这一年也推荐了不少高级的 ADC,但是落实在基础的问题是反而是有些卡壳的。今日文章就是把它吃透。
24-bit ADC 的字面含义是:
ADC 的数字输出码字宽度是 24 bit
也就是说,输出范围是:

一共 16,777,216 个码
这个定义 只描述“编码能力”,不描述精度、噪声、线性度、可用分辨率。

这是关键分水岭。
包括:前端热噪声,比较器/调制器噪声,参考噪声,数字抖动、时钟抖动,地噪声、布局噪声。
如果 ADC 的输入等效噪声 rms为 , 那么:

ENOB(Effective Number of Bits):
在给定带宽、给定条件下,ADC 实际可用的“等效分辨率”
数学关系(以 SNR 为基础):

既然 ENOB 只有 18–20 bit,那“24-bit”是不是营销?
那必然不是!!!
量化噪声功率:

当ADC 位数很大时量化噪声远低于模拟噪声,系统噪声由物理噪声决定,而不是编码决定, 这正是高端 Σ-Δ ADC 的目标。
特别是 Σ-Δ ADC有过采样,数字滤波(sinc3 / sinc5 / FIR)或是长时间平均。这些操作不会减少编码位宽,但可以显著压低 带内噪声
于是在低带宽下:可能看到 20–22 bit ENOB,但如果 ADC 只有 16 bit,根本没有这个空间
在 SAR ADC 世界,24-bit SAR 几乎不存在(物理极限),18 bit 已非常困难。(目前 ADI 有些 ADC 是 SAR 高精度的)
在 Σ-Δ ADC 世界“24-bit”几乎等同于:“量化噪声已经不是主导项”,但前提是带宽低,滤波充分;参考、前端、布局都配得上

AD7771 是 24-bit Σ-Δ ADC,内部参考 0.1–10 Hz 噪声 ≈ 6.8 µV rms而 24-bit 的 LSB ≈ 0.3 µV。所以:低频下永远看不到“24 位稳定”但是可以通过外部参考、滤波、平均把 ENOB 从 18 → 19 → 20+ bit 加上去
“24-bit ADC 并不是说能分辨 2²⁴ 个电压,而是说:在合理条件下,量化噪声已经不是系统的主要限制因素。”