MT-042 运放 CMRR（YUNSWJ 重写版）

前段时间有个很有意思的问题，我问阿里的 Q-wenldo ：LDO差模噪声和共模噪声，或者，LDO过滤不了共模噪声？（只是一个引子，之后会解读）。

对于模拟器件都有电源和输入端，一般电源可以看作直流电压上面叠加了一个交流电压，所以各种器件都要对这个交流电压有压制作用。

这个是基准

这个是基准

这里叫纹波抑制比，可以理解。

这个是 LT30xx

这个是 LT30xx

英文也是纹波抑制，DCDC 就没有这个参数了，因为吵的就是它。

剩下就是 OP了。

GM4500

GM4500

一方面是接入电源要抵御噪声，另外一方面就是引脚输入端需要抵御共模噪音，就是在+和-引脚上面共有的。

差模噪声是“线间”噪声； 共模噪声是“线-地”噪声；LDO 的工作原理决定其只响应差模信号：是一个单端负反馈系统，只检测 输出电压 VOUT 相对于本地 GND 的值，并与内部基准比较。

共模噪声是 VIN 和 GND 同时对“大地”或“机壳地”产生的同相扰动，而 LDO 的控制环路完全不感知这个“外部参考地”；因此，共模噪声不会被误差放大器识别为“需要纠正的误差”，也就不会被主动抑制。

但问题就是在这里，所以内部感觉不到，但是在输出的时候：共模噪声可通过寄生路径直接耦合到输出；即使 LDO 内部很“干净”，高频共模噪声仍可通过寄生路径穿透：输入到输出的封装寄生电容（CIN-OUT ≈ 几 pF），输入到地、输出到地的寄生电容不平衡，PCB 走线间的容性耦合。

猛攻共模抑制比 CMRR

image-20260315115330903

我找到一个很好的图：

共模和差模都是一个相对量，共模是指两个信号A、B相对于参考点（GND）的电势; 差模是指A、B之间的相对值。 共模干扰是指两个信号线对地的干扰，如果环境对两个信号线对地之间产生对地的同向等幅的干扰（叠加相同的电压），那么就叫共模干扰。

之所以说差分信号有很好的共模抑制，是因为差分放大器只对两个信号的差值放大，如果是大小相等的共模干扰完全可以消除掉，（Udiff=Ua-Ub）差模干扰又指串模，是指两个信号线之间的差值，差模干扰相当于两个信号间加上了一个干扰电压，Unoise=Ua-Ub。

继续深入

如果一个信号同时、同幅、同相加到运放两个输入端上，那么它就是共模信号。

例如：

这时可以把输入拆成两部分：

差模：两者之差

共模：两者平均

理想运放只对差模敏感，所以它应该只放大那个 1 μV，而完全忽略那个 1 V 级别 的共模；但真实运放做不到这么理想，因此：

共模电压变化，也会在输出端留下痕迹。

这就是 CMRR 要描述的东西：第一页开头就是这么定义的：如果一个差模变化 能让输出变化 1 V，而一个共模变化 也能让输出变化 1 V，那么 CMRR 就是 。

CMRR 的数学定义到底是什么？

差模输入变化 让输出变化 1 V

共模输入变化 也让输出变化 1 V

则

本质上，它就是：

其中：

：差模增益

：共模增益

意思我们希望差模增益很大，共模增益很小，所以这个比值越大越好；若写成 dB，就是：

产业界对 CMRR 和 CMR 的叫法并不完全统一，有的人把比值本身叫 CMRR，有的人直接把 dB 值叫 CMR；不要在术语上太死板，关键是看它到底给的是比值还是分贝数。（都是 dB 了现在）

为什么 CMRR 很大还不够，还要看频率？

给的是 OP177 的 CMR vs frequency 曲线。图上的意思非常明确：低频时，CMR 可以非常高，接近 140 dB；频率升高后，CMR 持续下降，到高频时可能已经很差了 ，所以因为高频共模更容易穿透实际前端。

看一个反相放大器

运放不是“只看差分”的理想黑箱；共模变化也会等效成输入失调，最后出现在输出上。

非反相放大器，输入信号就是共模输入

闭环增益是

文中给出：

输入参考误差（RTI）

输出参考误差（RTO）

这两条公式非常有用；RTI = referenced to input，即“折算到输入端的误差”。

公式

本质上是在说：

一个共模电压 ，经过有限 CMRR 后，会等效成一个假的差模输入误差。

例如：

（即 100 dB）

那么输入参考误差就是：

这已经对微伏级测量很大了；RTO = referenced to output，即输出端看到的误差。

因为前面那个“假的输入差模误差”会被闭环增益继续放大，所以：

也就是说：共模越大，误差越大；CMRR 越差，误差越大；闭环增益越高，输出误差越大。

文章说“反相结构里 CMRR 误差更小”

第一页末尾写了一句：

反相模式下，CMRR 误差会更小，因为两个输入都被保持在地或虚地附近，没有动态共模电压。

这句话很值得细想；首先非反相输入端可能随着输入信号变化，因此两个输入端的共模电压也在变化；既然 CMRR 有限，这个变化就会被转换成误差。

对于反相放大器；正输入接地，负输入接虚地，两个输入都在很小的电压附近晃动，所以共模变化很小；共模项小了，CMRR 误差自然也小。

所以并不是说“反相运放的 CMRR magically 更高”，而是：

它工作的输入共模摆动更小，因此由有限 CMRR 引起的误差更小。

测 CMRR

因为 CMRR 听起来简单，实际测量却非常难。

把运放接成差分放大器，用四个电阻形成减法器，然后给两个输入加相同信号，理论上理想情况下输出不变；实际测出输出变化，就能推回 CMRR。

这个思路本身没问题，但它有个巨坑：

以为在测运放的 CMRR，实际上可能是在测四个电阻的匹配度

但是也有问题，文档里面这样写：

如果两组电阻有 0.1% mismatch，那整个电路的 CMR 就只有 66 dB；所以不管运放本身有多好，都测不出来更高的 CMRR。

体会一下0.1% 是多少？

而对应的 dB 大约是：

更精确点接近 66 dB，这和文中一致；所以如果你四个电阻只做到 0.1% 匹配，那么共模到差模的泄漏已经由电阻网络本身决定了；此时即使 DUT 本身有 100 dB、120 dB 的 CMRR，也看不出来。

若要测量 >100 dB 的 CMRR，电阻必须匹配到 1 ppm (0.0001%)。

这已经不是普通分立电阻能轻松做到的水平了；当然了这不是只关于“测试”的问题，它其实也在告诉大家：

任何差分放大器的真实共模抑制，不只取决于芯片本身，还取决于外围匹配。

也就是说如果用一个 120 dB CMRR 的运放，但外围电阻只做到 0.1%，而且PCB 电容、寄生、输入 RC 又不对称那系统级 CMRR 很可能就只剩几十 dB。

也不是完全办法，看看新方法

image-20260315144421979

一个稍复杂但更靠谱的测试电路。它的思想不是依赖四个“几乎完美匹配”的电阻，而是：

通过切换电源电压，让 DUT 的输入共模电压发生变化，再测输出变化。

这个方法不要求精密匹配电阻，共模电压通过切换供电从而改变，同一思路也能拿来测 PSRR。

并给出：

其中那个 101 来自前面的辅助放大/比例关系；它把最难控制的“超精密电阻匹配”从主误差源里拿掉了，所以现在测的是：供电切换前后，共模条件变化引起的 DUT 输出变化；而不是靠一个差分减法器去“硬减到零”，所以这个方法更适合测高 CMRR 器件。

虽然这个小文档标题写的是 op amp CMRR，但对仪表放大器同样重要，甚至更重要；因为仪表放大器本质上就是：要放大极小差分信号，又要拒绝很大的共模背景；如桥、热电偶、生物电、电流分流、传感器长线测量，全是这个套路。

如果共模抑制不好，就会发生：

想要的是前一项，讨厌的是后一项。 CMRR 就是在描述：

有多大。

最后算一下

假设有一个非反相放大器，闭环增益：

共模输入：

运放 CMRR 为 100 dB，对应比值：

那么输入参考误差：

输出参考误差：

如果测的是一个几十微伏信号，这 10 μV 输入参考误差已经不小了；那频率再高一些，CMRR 再掉下去，误差还会更严重。

后记

非反相结构里要特别关注输入共模，因为输入共模会直接通过有限 CMRR 变成误差； 差分减法器很依赖电阻匹配，哪怕运放再好，四电阻失配也会限制整体 CMRR（因为和仪表放大器一样，会有这样的匹配问题，不然 LT5400 干啥用的）。

还是就是，精密系统的问题现在局限不是单独器件，真的是无源器件，电容，电阻这些（不知道半导体综测仪测的时候是怎么测的）