在verilog中是否有特殊的开始和结束关键字,以允许模拟继续运行,直到满足结束关键字?我知道这不是可综合的;但是,我只希望将其用于测试目的。此外,verilog中的$finish关键字也会退出modelsim。
发布于 2012-05-14 15:45:26
$finish
和$stop
是停止模拟的verilog系统任务。$finish
终止模拟,而$stop
停止模拟并进入交互模式。所以你可以使用$stop
。即使是$finish
也应该没问题,因为ModelSim通常会问你是否想要完成。选择“否”将停留在模拟模式,选择“是”将退出ModelSim。
https://stackoverflow.com/questions/10577038
复制相似问题