为什么我应该在System Verilog中使用解压缩的向量？
在System Verilog中使用解压缩的向量的原因是为了提高代码的可读性和可维护性。解压缩的向量可以使代码更加清晰和简洁，同时也可以减少错误的发生。以下是使用解压缩向量的一些优势：
- 可读性：解压缩的向量可以使代码更加清晰和易于阅读。每个元素都有一个明确的名称，而不是使用数字索引。这使得代码更容易理解和维护。
- 可维护性：使用解压缩的向量可以减少错误的发生。如果使用数字索引，那么在访问向量元素时，可能会出现错误的索引值，从而导致错误的发生。而使用解压缩的向量可以避免这种错误的发生。
- 易于调试：使用解压缩的向量可以使代码更容易调试。每个元素都有一个明确的名称，这使得在调试代码时更容易理解代码的含义。
- 更好的错误检查：使用解压缩的向量可以使编译器更好地检查代码中的错误。编译器可以检查是否使用了未定义的向量元素，从而避免错误的发生。
总之，使用解压缩的向量可以提高代码的可读性和可维护性，同时也可以减少错误的发生。这是一个非常重要的最佳实践，可以使代码更加健壮和可靠。
相关·内容
看看我在System中维护的一些代码，我看到了一些定义如下的信号：
node [range_hi:range_lo]x;
其他的定义如下：
node y[range_hi:range_lo];
我理解x被定义为打包，而y被定义为未打包。不过，我不知道那是甚麽意思。
在Verilog系统中，填充向量和未填充向量之间有什么区别？
编辑：响应@Empi的回答，为什么用SV编写硬件设计人员应该关心数组的内部表示？是否有任何时候我不应该或不能使用打包信号？
浏览 7提问于2009-01-25得票数 31
回答已采纳
我正在尝试合成一个使用Intel Quartus软件的设计。在合成流程中，我得到了一个警告："Verilog声明警告:向量有超过2**16位“。由于工程规格，导线长度超过2^16位。我真的需要担心这个警告吗？在Verilog/System Verilog中是否有任何关于导线最大位宽的限制？
浏览 0提问于2019-07-28得票数 1
回答已采纳
1回答
我想导入使用Verilog逻辑分析器捕获的数据。
我不知道把它导入到我的测试平台上的最好方法是什么，这样我就可以测试我准备好的模块了吗？
另一个问题是，我是否应该从二进制、Csv或Vdc类型的逻辑分析器导出它？
谢谢你的帮助!
浏览 1提问于2017-04-20得票数 0
我刚接触Verilog编程，正在尝试设计一个16x16的寄存器文件。
到目前为止，我已经设计了一个16位寄存器，它由16个带使能的D触发器组成。我现在正在尝试设计寄存器堆主体，它将由16个16位寄存器组成。输入为d15:0、e15:0、时钟和复位。输出将是q15:0。如何在Verilog中指定此输出？
浏览 2提问于2017-12-14得票数 0
2回答
System中的DPI功能总是提到您可以与任何语言进行接口，其中最常见的是C/C++。我想将我的系统Verilog代码与Ruby接口。对此功能是否有任何文档或支持？有什么已知的方法吗？
我应该补充一点，我的主要目标是从我的系统Verilog测试中调用一个ruby脚本。
谢谢
浏览 2提问于2014-07-18得票数 4
回答已采纳
1回答
我需要帮助做一个Verilog的设计。
其思想是，每次M位设置为1/true时，通过重复加法进行乘法。然后我需要输出这个值。赋值语句F=P;正在抛出错误。
这就是我要犯的错误
Error (10044): Verilog HDL error at Design2.v(13): expression cannot reference entire array "P"
我的理解是，如果输出大小相同，则可以将寄存器分配给输出。如果我错了，我如何实现这一点？
module Design2(A, N, M, F);
input A[7:0];
input N[3:0];
input M
浏览 2提问于2016-02-28得票数 1
在将SystemVerilog文件转换为来自GitHub项目的Verilog-2001文件时，我遇到了一个问题。在Verilog-2001中，似乎不可能将表的展开循环放在函数中：
function [31:0] gen_val;
input [31:0] old_val;
input [31:0] new_val;
input [3:0] be;
integer n;
for (n = 0 ; n < 4 ; n = n + 1)
gen_val[n*8+8:n*8] = be[n] ? new_val[n*8+8:n*8
浏览 55提问于2021-01-11得票数 0
我已经在一个verilog文件中定义了所有verilog文件的宏，比如FabScalarParam.v，我首先在system.do文件中编译FabScalarParam.v，然后编译其他verilog文件。
但是当我运行"do system.do“来编译设计时，它会显示如下错误，
# ** Error: I:/programming/EDK/project_4/pcores/instruction_side_v1_00_a/hdl/verilog/StallUnit.v(6): (vlog-2163) Macro `MAX_STALL_CYCLES_LOG is undefined.
浏览 0提问于2012-12-23得票数 1
1回答
我有一个关于乘法的问题。在我的例子中，row和vec是我的输入。每个包含N个具有DW数据宽度的有符号数字。temp1和temp2是用于存储乘法结果的数组。所有数字都是有符号的。问题是为什么temp1和temp2得到了不同的答案？为什么temp1是错的，而temp2是正确的？对不起，我是Verilog的新手，不知道为什么。谢谢!
input signed [(DW * N) -1 : 0] row;
input signed [(DW * N) -1 : 0] vec;
always @(*) begin
for (i=0;i<N;i=i+1) begin
t1 = row[i
浏览 15提问于2018-02-15得票数 0
回答已采纳
1回答
查找未使用的变量
、、、
我使用以下工具在verilog+system-verilog中编程，我想知道哪些变量没有被使用：
月食
Eclipse扩展
韵律工具
浏览 5提问于2014-11-24得票数 0
回答已采纳
3回答
我正在尝试廉价而准确地预测构建流的所有SystemVerilog依赖项。过度预测依赖关系并找到一些不是sv依赖关系的Verilog文件是可以的，但我不想错过任何依赖关系。
我真的必须解析Verilog才能确定它的所有依赖项吗？有tick-include预处理器宏，但这些tick-include似乎不会加载当前正在编译的所有代码。这里有一个SYSTEM\_VERILOG\_PATH环境变量。我是否需要解析SYSTEM\_VERILOG\_PATH变量中的每个SystemVerilog文件才能确定哪些模块定义在哪些文件中？
浏览 0提问于2009-09-08得票数 1
目前，我正在通过使用Yosys将代码合成到iCE40开发板来学习Verilog。我被困在使用参数在verilog。我有以下代码：
module tst;
parameter clkspd=12000000;
parameter baudrate=115200;
localparam bitperiod=$floor(clkspd/baudrate-0.5);
localparam bittmrwidth=$clog2(bitperiod);
//localparam bittmrwidth=$clog2(103);
initial begin
浏览 15提问于2017-01-03得票数 4
回答已采纳
1回答
Targa游程编码
、、、
我目前正在尝试解压缩targa (RGB24_RLE)图像数据。
我的算法如下所示：
static constexpr size_t kPacketHeaderSize = sizeof(char);
//http://paulbourke.net/dataformats/tga/
inline void DecompressRLE(unsigned int a_BytePerPixel, std::vector<CrByte>& a_In, std::vector<CrByte>& a_Out)
{
浏览 3提问于2017-04-07得票数 0
module exmaple(input a, b, input in[2:0], output d, e, output out[5:0])
我是第一次接触Verilog，并试图理解input in[2:0]是什么意思？
浏览 2提问于2011-12-19得票数 1
回答已采纳
我想在Verilog代码中合成一个时钟门控单元，如下所示：
reg clk_en_i;
always @(clk_in or clk_en)begin
if(!clk_in)
clk_en_i <= clk_en;
end
assign clk_out= clk_in&clk_en_i;
但FPGA综合后，门控功能失效。我看了Vivado的网表示意图，发现synplify将时钟门控单元合成为一个LUT6单元：
这不是一个无故障的门控单元！这就是函数失败的原因！
我试图通过识别来探测内部信号，但是经过FPGA综合后，功能是正确的！我又看了一遍网表示意图：
相同的Veri
浏览 2提问于2018-04-02得票数 1
我是第一次接触verilog和学习。我有一个测试台的问题。假设在Verilog testbench中，我有8个模块实例。有没有一种方法可以使用生成循环在测试台中实例化它们，就像可以在代码的HDL部分中声明模块一样。例如
module my_test_bench;
reg one_r;
reg two_r;
wire one_w;
wire two_w;
genvar i;
generate
(for i = 0; i < 8; i=i+1)
begin
DDR3_module uut[i]( .clk(), .rst(), );
end
endgenerate
initial
浏览 1提问于2015-09-24得票数 0
我希望创建一个具有最大值的define constant that is assigned to one of multiple other定义常量。类似于：
`define MAXWIDTH $MAX(`WIDTH0,`WIDTH1,`WIDTH2)
这在Verilog/SystemVerilog中有可能吗？
浏览 0提问于2018-09-14得票数 1
我这里有一段Verilog代码 $size(data); 其中data是一个16位数字。 但是，它在Vivado中给出了一个错误。 error: system call size not allowed in this dialect use system Verilog mode 我试着寻找解决方案，但没有运气，因此在这里张贴它。
浏览 54提问于2021-10-27得票数 1
回答已采纳
我目前正在Makefile中为我的项目编译一个比特流。
对于构建的非调试版本，我使用以下命令：
yosys -p "synth_ice40 -blif $@ -top system" $^
对于调试版本，我使用：
yosys -p "verilog_defaults -add -DDEBUG; synth_ice40 -blif $@ -top system" $^
在调试构建的情况下，命令将完成，但是在读取/解析verilog时没有定义“debug”。
verilog_defaults适用于ice40_synth吗？如果没有，是否有一种方法可以避免在脚本中复制
浏览 3提问于2016-09-29得票数 0
回答已采纳
6回答
reg a[4:0];
reg inv_a[4:0];
assign inv_a = ~a; //This doesn't work.
当我尝试使用上述语句时，它会抛出：“对未打包类型的非法操作”。
请有人指出如何正确否定Verilog中的数组吗？
编辑:提供更多信息，这是否改变了任何建议？
module router_main(
input bustorouter_ready[4:0],
);
wire inv_bustorouter_ready[4:0];
assign inv_bustorouter_ready = ~bustorouter_ready;
浏览 9提问于2015-04-05得票数 0
回答已采纳
2回答
为什么压缩后的流具有不同的长度？
、、、、
我使用SevenZipSharp库来压缩然后再解压一个包含简单的序列化对象的MemoryStream。但是，压缩和解压后的流具有不同的长度。
从下面运行的代码中我得到了
输入长度: 174输出长度: 338
(包含SevenZipSharp dll作为参考，并将7z.dll包含在项目输出中)
using System;
using System.Collections.Generic;
using System.Linq;
using System.Text;
using System.IO;
using System.Runtime.Serialization.Formatters.Bina
浏览 2提问于2011-05-12得票数 2
回答已采纳
我试图连接VHDL模块的输出整数端口到信号。这个信号将连接其他模块。(这个模块用Verilog写)。但我遇到了这个
错误:在跨语言边界的组件实例化中不支持VHDL整数数据类型。端口"fifo4_frame_number“是连接到Verilog端口的整数VHDL信号。
我还必须说，我可以生成比特流。没有问题。
浏览 9提问于2019-09-23得票数 0
回答已采纳
2回答
verilog中的操作数
、、、
我正在尝试使用Verilog实现PID控制器，但是在编码过程中我遇到了一些问题。
我试图将这个位置设置为parameter，就像屏幕截图中显示的那样：
但是，我遇到了一个我不知道的错误：
错误1：-
Error (10170): Verilog HDL syntax error at Verilog1.v(16) near text: "["; expecting an operand. Check for and fix any syntax errors that appear immediately before or at the specifie
浏览 4提问于2021-01-31得票数 0
回答已采纳
我有一个向量，my_vector，我想用一个位来表示or，my_bit，我如何做到这一点？
在VHDL中，我必须编写如下内容：
foo <= (n-1 downto 0 => my_bit) || my_vector;
在verilog有更简单的方法吗？我试过：
foo = my_bit | my_vector;
但看起来它只是做了{0...0,my_bit} | my_vector
浏览 0提问于2019-07-31得票数 1
回答已采纳
我对verilog很陌生，我在网上读了几个密码。我遇到了下面的代码行，不明白这到底意味着什么
wr_ptr_reg <= {ADDR_WIDTH + 1{1'b0}};
如果有人能解释这意味着什么，我将不胜感激。
浏览 0提问于2018-10-17得票数 0
回答已采纳
我做了一个用于计算variance的verilog代码，在我的verilog代码中，我调用了一个定义文件，定义文件如下 `define MAXIMUM_FUNC_WIDTH 64
function integer clog2(input reg [`MAXIMUM_FUNC_WIDTH-1:0] value);
begin
value = value-1;
for (clog2=0; value>0; clog2=clog2+1)
value = value>>1;
end
endfuncti
浏览 12提问于2019-09-13得票数 0
回答已采纳
1回答
我在如下模块中声明了一个结构：
module myModule;
struct {
logic a;
logic b;
logic [A - 1:0] c[0:B - 1];
logic [C - 1:0] d;
} [D - 1:0] e [0:E - 1][0:F - 1];
endmodule
我想像使用一个未打包的数组一样使用c，但是Verilog不允许这样做。它在定义c的行上抛出一个错误：
Unsupported: Unpacked array in packed struct/union
有办法绕道吗？
浏览 4提问于2017-05-05得票数 0
回答已采纳
2回答
向量和频率搜索
、、
我正在创建一个在现有文件中记录数字频率的程序。我的向量名称是test，那么为什么它说"test“没有定义呢？
可能是我遗漏了一些小东西……
#include <ostream>
#include <iostream>
#include <vector>
#include <fstream>
#include <string>
using namespace std;
int main()
{
string fileName;
int aTest;
cout << "Enter a File Name:
浏览 1提问于2013-06-13得票数 0
回答已采纳
$realtime在Verilog和Systemverilog中返回多少位？
浏览 6提问于2017-05-20得票数 0
我使用了java 7，但现在我需要使用java 6。
我在我的电脑上安装了jdk 6。
我的cmd：
为什么我看到java - version - 1.7？
我忘了做什么了？
更新user2881767
更新TomaszDz
c:\>where java
C:\Windows\System32\java.exe
C:\Program Files\Java\jdk1.6.0_38\bin\java.exe
浏览 0提问于2014-04-01得票数 1
回答已采纳
我想使用module参数作为Vector的大小参数，它包含寄存器，我尝试下面的代码：
package Test;
import Vector :: *;
(* synthesize *)
module mkTest #(
parameter UInt#(32) qsize
) (Empty);
Vector#(qsize,Reg#(Bit#(8))) queue <- replicateM (mkReg (0));
endmodule
endpackage
但是用bsc编译这个模块，我得到了下一个错误消息：
Verilog generation
bsc -verilog
浏览 5提问于2020-03-11得票数 1
我刚从micron下载了一个DDR4界面的行为模型。令我惊讶的是，他们将端口完全转换为系统接口，这在将此模型连接到Verilog或VHDL的混合语言模拟时会产生问题。
我的问题是。如何在包含inout端口的DDR4 SystemVerilog接口周围创建verilog或VHDL包装器？下面是我想要做的一个例子：
//SystemVerilog Interface
interface micron_ddr4_if();
wire [7:0] DQ;
wire DQS_t;
wire DQS_c;
modport system (inout
浏览 50提问于2020-05-15得票数 0
1回答
由于无法避免的原因(Qsys的要求)，我有几个Verilog模块，它们最终会有许多端口，如果它们被打包，这些端口将更容易处理。为了解释我的意思，这里有一个例子：
module foo #(
COUNT = 4
) (
//Interface 0
input bar_0,
output deadbeef_0,
//Interface 1
input bar_1,
output deadbeef_1,
//Interface 2
input bar_2,
output deadbeef_2,
//I
浏览 2提问于2016-02-14得票数 0
我一直在尝试使用icarus verilog从xilinx提供的unisim librabries编译ICAP_SPARTAN6.v。
我得到下面的编译错误：
/opt/Xilinx/14.3/ISE_DS/ISE/verilog/src/unisims/ICAP_SPARTAN6.v:79: syntax error
/opt/Xilinx/14.3/ISE_DS/ISE/verilog/src/unisims/ICAP_SPARTAN6.v:79: error: invalid module item.
相关代码行如下：
tri (weak1, strong0) done_o = p_
浏览 6提问于2012-11-08得票数 0
回答已采纳
当我使用这个命令转储我的MySQL 5.7数据库时：
mysqldump -h10.10.1.3 -uroot -p123456 -P3306 --single-transaction --master-data=2 mysql>test.sql
显示错误：
mysqldump: [ERROR] unknown variable 'binary-mode=1'
为什么会发生这种情况，我应该如何避免这个问题？
浏览 0提问于2021-07-15得票数 0
我有一个Spring Boot应用程序(Hibernate + JPA)，我需要从PostgreSQL获取所有课程对象。此对象还包含一个图像。在数据库中，它们像LOB一样存储。@Transactional只适用于ddl-auto:create-drop。
@Transactional
public List<CourseDto> getCourses() {
List<Courses> courses = courseRepositoryDao.findAllByIsCourseFreeAndIsCourseActive(true, true);
Li
浏览 26提问于2021-05-22得票数 2
回答已采纳
1回答
在给我的system文件中，是Verilog头文件(.vh)的include。当我在Modelsim中手动运行模拟时，我通常会进入文件的属性("Verilog & SystemVerilog“选项卡)，并包含保存头文件的目录。我将如何在我试图创建的.do文件中引用它？
浏览 7提问于2015-08-20得票数 1
回答已采纳
1回答
我有一些Verilog VPI代码，它在我的系统Verilog代码中打印有关给定模块的所有输入和输出的信息。然而，其中一些I/O是System打包的结构，我希望能够让我的VPI代码打印结构中各个字段的值及其相关的名称。不幸的是，"struct“在官方的VPI规范中没有出现(因为VPI在System出现4年前就已经标准化了，我猜想)。我所有的结构都以普通的旧寄存器或网的形式出现在VPI中。
是否有一些系统Verilog特定于VPI的扩展，我可以使用，还是我在这里运气不好？如果有帮助的话，我将使用vcs进行编译。
浏览 0提问于2015-11-02得票数 2
回答已采纳
我在Verilog中有一个256位的值：
reg [255:0] val;
我想要定义一个系统任务$foo，它使用VPI调用外部C，所以我可以这样调用$foo：
$foo(val);
现在，在函数'foo‘的C定义中，我不能简单地将参数读取为整数(PLI_INT32)，因为我有太多的位来适应其中之一。但是，我可以将参数读入字符串，这与字节数组是一样的。以下是我所写的：
static int foo(char *userdata) {
vpiHandle systfref, args_iter, argh;
struct t_vpi_value argval;
PLI_BYT
浏览 5提问于2010-02-17得票数 7
回答已采纳
我一直在尝试找出一个整数的绝对值，这个整数是用Xilinx SystemC指定给Verilog内核的，我看到的是Verilog把负数当作正数。
我尝试了所有的数据类型：signed int、int、Xuint32。
我的SystemC或Xilinx C代码是：
signed int data,value;
data=-20;value=0;
putfsl(data,0);
getfsl(value,0);
signed int data1,value1;
data=20;value=0;
putfsl(data1,0);
getfsl(value1,0);
在获得变量的值之后，我将它们打印在超
浏览 0提问于2011-08-11得票数 0
回答已采纳
Encoding encode = System.Text.Encoding.GetEncoding("utf-8");
Stream receiveStream = response.GetResponseStream();
StreamReader readStream = new StreamReader(response.GetResponseStream(), encode);
string ResponseJSON = readStream.ReadToEnd();
以下是我的代码的一部分。
我想创建一个https请求，然后获取响应字符串。
实际上，当我不使
浏览 1提问于2014-12-04得票数 2
我对verilog有点陌生，我有一个问题让我很困惑。我有一些常数参数，特别是近1023个参数，其中c0，c1，c2 .c1022，每一个都是10位长。我还有一个向量r 1022:0，长度为1023位。我的任务是计算从0到1022之间变化的ci*ri，最后取我在get.When中所做的1023 10位向量的xor，在模拟中，verilog在时间0处生成赋值语句的输出。verilog如何在0时生成输出？这1023个xors是否有任何延迟？而且，如果我需要简洁地这样做，是否有一个简短的表单可以使用，或者我需要手动编写c0 *r ^ c1 *r1 ......^ c 1022*r 1022，这是可综合
浏览 0提问于2019-01-03得票数 1
回答已采纳
第1部分
我总是被告知在Verilog中使用函数以避免代码重复。但我不能用模块做这个吗？如果我的理解是正确的，所有函数都可以在Verilog中重写为模块，但不能从始终块的内部实例化模块。不过，在这种情况下，我总是可以坚持使用模块。我说的对吗？
第2部分
如果我是对的，为什么Verilog编译器不能以这样的方式编写，使模块得到函数的处理？我的意思是，为什么编译器不能允许程序员在n块内实例化一个模块并停止支持函数呢？
浏览 1提问于2017-12-23得票数 5
我在做什么
我开始玩，用verilog编写简单的算术逻辑单元。使用测试下的verilog为ISim创建输入和输出信号，我验证了代码的工作方式与我想要的一样。
我想从verilog源文件中生成原理图文件。
在“工具”菜单下，有一个示意图查看器。
但我不知道为什么：
它只列出了第一个源文件以及如何在项目中保存生成的文件
问题：
如何从Xilinx中的verilog源文件生成原理图文件？
浏览 0提问于2011-04-20得票数 9
回答已采纳
1回答
module sobel_CI(a,result,clock);
input clock;
input [31:0] a[0:3];
output [31:0] result;
assign result= a[0]+a[1]+a[2]+a[3];
endmodule
我试图在Verilog中执行数组声明，但它显示了一个错误：
带有未打包数组的函数参数需要systemverilog扩展。
我的阵列怎么了？
浏览 0提问于2016-05-16得票数 2
我有点搞不懂为什么Spark的Mllib ETL函数，例如MinMaxScaler，需要组装向量，而不是仅仅使用数据帧中的列。也就是说，不能做到这一点： scaler = MinMaxScaler(inputCol="time_since_live", outputCol="scaledTimeSinceLive")
main_df = scaler.fit(main_df).transform(main_df) 我需要这样做： assembler = VectorAssembler(inputCols=['time_since_live'],
浏览 24提问于2020-01-18得票数 1
2回答
可以在Verilog中创建一个parameter数组吗？例如，如下所示：
parameter[TOTAL-1 : 0] PARAM_ARRAY = {1, 0, 0, 2}
如果这是不可能的，什么是替代的解决方案？
浏览 7提问于2014-05-07得票数 4
回答已采纳
我刚接触过系统verilog，并且一直坚持一个基本的概念，请提供以下行为背后的基本原理：
在System中，为什么在程序块范围之外声明的静态类属性不能与程序块的阻塞赋值一起分配？
2.为什么，即使用非阻塞语句分配静态变量，静态变量中的更改是不可见的($display)，在延迟后(比如#1 )是可用的。
示例：
class A ;
static int i;
endclass
program main ;
A obj;
initial
begin
obj.i = 123; // Not Allowed, can only be done using <= ... W
浏览 4提问于2014-08-16得票数 0
回答已采纳
2回答
我想要将导线中的数据转换为整数。例如：
wire [2:0] w = 3'b101;
我想要一个方法，将其转换为'5‘，并将其存储在一个整数中。我怎样才能用比这更好的方式做到这一点：
j=1;
for(i=0; i<=2; i=i+1)
begin
a=a+(w[i]*j);
j=j*2;
end
另外，一旦我得到了一个整数的值，我如何将它转换回二进制？这似乎是一种笨拙的方式。谢谢。
浏览 0提问于2011-04-15得票数 6
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
实时音视频
对象存储
即时通信 IM活动推荐
腾讯云开发者
