嗨，我只是好奇，16位波普尔进位加法器和16位(两级)进位进位加法器的门成本是多少。谢谢
浏览 3提问于2015-11-24得票数 1
3回答
我的教授指派这门课编写一个C程序，使用基本加法器来模拟32位加法器。我知道一个32位加法器是由8个4位加法器组成的。然而，我甚至不确定如何用C语言模拟一个4位加法器。我需要实现一个4位二进制波纹进位加法器、一个4位二进制超前进位生成器和一个4位超前进位<em
浏览 3提问于2013-02-05得票数 1
给定n位2的补码加法器/减法器，什么是溢出逻辑。我没有内部电路设计的权限。只有2个n位数，求和，加/减，进位(In)，进位(Out)
浏览 0提问于2016-03-19得票数 0
我正在尝试使用全加法器的波纹来创建N位加法器/减法器。输入为N位A，N位B，结果长度应为2N (它输出具有2条总线的ALU，每条总线的高和低各为N位，因此我正在尝试扩展带符号位)。减法进位的问题出现了。例如，当做
浏览 23提问于2019-03-28得票数 0
回答已采纳
1回答
有人能告诉我二进制乘法器背后的基本逻辑吗？我目前正在开发游戏“我的世界”中的4位乘法器，并有一个2位乘法器的设计，但找不到4位的乘法器，也想不出来。非常感谢！
浏览 2提问于2012-07-21得票数 0
1回答
半加法器全减法器
、、
是否有可能只使用半加法创建一个全减法器？我已经创建了一个电路与2半加法器，但无法看到我如何可以使用一半加法得到的借用。我需要知道这是否可以只使用一半加法器。
浏览 0提问于2014-06-08得票数 1
回答已采纳
所以我在大学里被问了一个问题，看了一眼后，我真的找不到答案。为什么一个全加器接受3而不是2。这是为了保留第一个半加器的进位吗？谢谢。
浏览 2提问于2016-04-18得票数 1
因此，我基本上需要创建一个PC.hdl，但首先要从x2 8位寄存器开始。lowIsMax, out=incAndLowIsMax);} 我知道如何正常地处理16位寄存器，但我不确定如何处理8位寄存器。有人能帮我找出正确的解决方案吗？ 谢谢。
浏览 28提问于2020-10-21得票数 0
2回答
我正在创建一个具有可变位数的全加器。我有一个组件，它是一个半加器，它接受三个输入(两个要相加的位和一个进位输入位)，并提供两个输出(一个位输出和一个进位输出位)。我需要把一个半加器的进位和另一个半加器的进位联系起来。我需要这样做的次数是可变的(如果我要加4位数，我需要4个半加法器。如果我要做32位数，我需要32
浏览 2提问于2012-11-06得票数 1
1回答
我正在尝试对一个可以处理A==B的算术逻辑单元进行门级分析，到目前为止，如果a-b=0，那么a==b。
在二进制(我们使用2位)中，我有1-1，它是01-01。
浏览 0提问于2014-12-04得票数 0
我正在实现一个用Java代码抽象的8位加法器。该8位加法器由8全加法器电路构成.对于那些不知道全加器是什么的人来说，这是一个计算2位和的电路。我的意图是使用一个for循环来添加每个加法器2，8位输入的对应位，以便每次for循环迭代时计算8位结果的一个新位。
是否可以使
浏览 3提问于2014-12-16得票数 0
包含一个关于使用aggregate方法转换KGroupedTable→KTable的警告，如下(重点介绍)：
当在？上使用聚合方法时，上述三种方案实际上都是可能的。
还是我曲解了文件？对于我的用例(详见下文)，如果
浏览 1提问于2021-01-25得票数 2
回答已采纳
日安，问题出在减法上。它不能工作，甚至在纸面上也不行。让我给你举个例子。假设我想做350 - 5050: 00000000 0011
浏览 1提问于2014-09-23得票数 2
我想要添加n位std_logic_vector的所有位元。最简单的方法是什么？例如: A<=10011011。结果应该是101。我可以在循环中调用波纹进位加法器。但还有其他简单的方法吗？
浏览 0提问于2017-07-13得票数 0
2回答
我想添加两个带有位操作的0，1的int数组。但我不明白如何从两个数组中计算运输。根据维基百科的说法，C是从下一个不那么重要的阶段开始的。但是如何从两个int数组中获得它呢？int c[sizeof(a)]; c[i] = (a[i] & b[i])这就是我所做的，但我不确定我是否做得对。= ((a[i] ^ b[i]) ^ c); // c is carry
浏览 5提问于2013-10-04得票数 0
回答已采纳
2回答
我试图用VHDL语言制作一个8位数组乘法器，我使用阵列乘法器的标准结构来实现这一点，我有一个BDF文件接收A(乘法器)和B (乘法器)，在这个BDF文件中有一个叫做“加法器”的块，它使A和B的乘积的和产生问题，它显示的数字比正确的值低得多。
上面的图像显示了从and_arrays到加法器的连接。我对加法器</em
浏览 7提问于2016-06-02得票数 0
回答已采纳
1-)我很好奇ISE合成器是如何在Virtex中实现加法器的。我的意思是，最小的加法器块大小是多少？我在搜索Xilinx文档时，我想出了这个
在204页，它说：“算术逻辑包括一个XOR门，它允许在一个片内实现一个2位全加器。”但是应该有超前进位的实现。因为关键路径与输入宽度成对数增加。2-)另一个问题是，我想用VHDL实现长符号向量。为了达到更高的工作频率，我想要实现两级流水线加法器。& c
浏览 2提问于2015-01-30得票数 0
1回答
4位加法减法器逻辑
、、、
我几乎成功地实现了n位加法减法器。它很好，除了一件事。是在第11页，我已经建立的电路。在我看来，我已经建立了正确的方式。它是一个4位加法器/减法器.因此，为了理解我与无符号携带的麻烦，让我们计算一下1111-1111在未签名。15 - 15是0，所以应该是0。没有签名的携带是什么？输入：
a <= "
浏览 1提问于2013-12-04得票数 4
回答已采纳
云服务器
ICP备案
对象存储
实时音视频
腾讯会议
腾讯云开发者
