在RISC-V中，此指令执行结束时的值x12是返回地址（return address）。
上文RISC-V指令集讲解（3）I-Type 移位指令和U-type指令介绍完了整数寄存器-立即数指令，本文开始进行整数寄存器-寄存器指令的讲解。
上文RISC-V指令集讲解 (2) I-Type整数寄存器-立即数指令介绍了I-type中的6个指令，本文将继续介绍I-type中其余的整数寄存器-立即数指令(这里是属于I-type的移位指令)和U-type中的整数寄存器-立即数指令。
第一次听到RISC-V这个词大概是两年前，当时觉得它也就是和MIPS这些CPU架构没什么区别，因此也就不以为然了。直到去年，RISC-V这个词开始频繁地出现在微信和其他网站上，此时我再也不能无动于衷了，于是开始在网上搜索有关它的资料，开始知道有SiFive这个网站，知道SiFive出了好几款RISC-V的开发板。可是最便宜的那一块开发板都要700多RMB，最后还是忍痛出手了一块。由于平时上班比较忙，所以玩这块板子的时间并不多，也就是晚上下班后和周末玩玩，自己照着芯片手册写了几个例程在板子上跑跑而已。
这是 os summer of code 2020 项目每日记录的一部分： 每日记录github地址（包含根据实验指导实现的每个阶段的代码）：https://github.com/yunwei37/os-summer-of-code-daily
近日，英特尔出人意料地结束了才推出半年的 Intel Pathfinder for RISC-V 项目，而且除了突然通知参与者该公司已停止该计划外，没有任何公开声明。
Hello，各位朋友大家好，我是单片机点灯小能手，专注于单片机点灯！目前是一名初级嵌入式软件工程师，正在努力学习中。对于CPU架构你了解多少呢？x86还是ARM，今天我们来聊一聊另一个后起之秀，号称是ARM的强劲对手——RISC-V架构。我准备分为以下几部分来介绍。
不同的处理器指令集不一样，而汇编语言中都是一条条指令，所以不同处理器对应的汇编语言必然不一样。
1月5日消息，芯片设计厂商MIPS近日通过官网宣布，已聘请了知名RISC-V技术厂商SiFive的两名前高管，Drew Barbier担任公司产品副总裁，Brad Burgess 被任命为公司首席架构师，以推动其基于RISC-V指令集架构的eVocore系列内核IP的开发工作。
作者 | 张智伟 据美国媒体 TheInfomation 报道，Google、高通、英伟达等 80 多家科技公司陆续开始研究一个名叫 RISC-V（risk-five）的开源芯片架构。 基于这个架构的芯片如果研发成功，并应用到物联网设备、自动驾驶车等产品上，将有助于节省半导体公司交给 ARM 的授权费。 从行业现状来看，全球超过 90% 的智能手机和平板电脑都采用了 ARM 授权的指令集架构。在车载电脑、网络路由设备、数字电视等品类中，ARM IP 的市场份额也在逐年增加。 综合 Gartner、
本章概述了如何组织操作系统来实现这三个要求。事实证明，有很多方法可以做到这一点，但是本文侧重于以宏内核为中心的主流设计，许多Unix操作系统都使用这种内核。本章还概述了xv6进程（它是xv6中的隔离单元）以及xv6启动时第一个进程的创建。
最近Intel做了几件看似违背他们祖训的事。一是又重操旧业做了独立显卡，二是重操旧业做起了精简指令集，加入RISC-V。
今天我将首先向您介绍RISC-V，它是什么，为什么您应该感兴趣。 我将谈谈RISC-V在状态方面的位置，选择一些主题，我认为这些主题与我们的软件受众有关，现在正在讨论该社区正在进行的讨论，争议和事情。 积极参与发展，然后展望未来以及卡片中的内容，可能会有什么机会与开放标准和开放式指令集做一些不同的事情。
本实验探索如何使用陷阱实现系统调用。您将首先使用栈做一个热身练习，然后实现一个用户级陷阱处理的示例。
科学Sciences导读：指令集架构(Instruction-SetArchitecture, ISA)之IBM Power ISA开源应对RISC-V生态。本文介绍IBMPower ISA开源概述；RISC-V和OpenPOWER如何共存；ower(处理器)九代产品概述；IBM的POWER和Intel的X86处理器比较。关键词：指令集，指令集架构，ISA，RISC-V，x86，中央处理器(CPU)，英特尔(Intel)，国际商用机器(IBM)，POWER PC(或者PPC)，开源。分享或赞赏支持后，公号输入框内发送“Power ISA”获取本文PDF。
RISC-V指令集中有一类特殊寄存器CSRs(Control and Status Registers)，这类寄存器存储了CPU的相关信息，只有特定的控制状态寄存器指令 (csrrc、csrrs、csrrw、csrrci、csrrsi、csrrwi等)才能够读写CSRs。
本系列参考: 学习开发一个RISC-V上的操作系统 - 汪辰 - 2021春 整理而来，主要作为xv6操作系统学习的一个前置基础。
虽然RISC-V架构在诞生之初，并不被市场所关注。直到2015年，非营利性的RISC-V国际基金会正式成立，RISC-V的生态建设才开始加速。
整理 ｜ Tina 字节回应员工因没年终奖与 HR 互殴；乐视实行 4 天半工作制：不降薪无 996，研发可准点下班；Salesforce 宣布重组计划：裁员 10% 并削减办公空间；Twitter 解雇 40 名广告团队的工程师；亚马逊 CEO 发全员信，拟裁员超过 1.8 万人；谷歌希望 RISC-V 成为“一级”Android 架构；微软将推出 AI 版必应搜索，采用 ChatGPT 爆红技术；Debian 移除 Python 2；黑客免费公开 2.35 亿 Twitter 用户的数据，含姓名、邮
不久前，特斯拉加入 RISC-V 基金会，并考虑在新款芯片中使用免费的 RISC-V 设计。至此，已有 IBM、NXP、西部数据、英伟达、高通、三星、谷歌、华为等 100 多家科技公司加入 RISC-V 阵营。
本文将开始详细讲解RISC-V指令集。CPU中包含32个通用寄存器，有时候也会被称为通用寄存器文件，如图1所示。通用寄存器的命名方式为X0-X31。其中第一个寄存器X0的值，被硬连线到0，因此值永远是0。其他寄存器X1-X31都是可读可写的。0-31也叫做索引号，索引号也可以理解为寄存器的地址，当指令需要调用通用寄存器时可以通过索引号查找。之后将会在介绍FPGA程序时讲解如何设计读写寄存器文件。对于32位系统，所有通用寄存器的宽度都是32bit，寄存器总个数也是32个。
12月14日消息，全球开放标准组织RISC-V International在日前于圣何塞举行的全球 RISC-V 峰会上强调，RISC-V International社区在过去的一年取得了令人印象深刻的增长里程碑和技术进步。
github地址：https://github.com/yunwei37/os-summer-of-code-daily
当前riscv的中断控制器部分比较简单，不像arm那样复杂，设计的简单分析起来就比较容易理解清楚。相比于ARM的GIC，RISC-V这一套CLINT与PLINT简直太容易理解了。或许是因为ARM迭代的时间很长，积累了很多设计上的经验，RISCV还需要经过实际的市场的考验，才能真正的看到中断控制这一块的设计到底是否简洁并且设计合理。
risc-v的架构有着非常鲜明的特点，如果看过arm，aarch64，mips等架构的一些架构手册的基础知识，再看risc-v的芯片的架构设计，就会觉得非常有意思，可以找到一些影子，但是又比这些架构设计简洁的多。当我看完aarch64的芯片手册，再看risc-v的boot时，设计思想竟然可以做一些对比，同样去看risc-v和mips的寄存器，也可看到高度的一致性。对于x86的架构我未曾深入了解，但是在risc-v上应该也可以找到一些设计元素。总体说来，risc-v的架构设计集合了各种架构的设计的优点。我突然觉得这种堆叠即模块的设计思想，在当前iot物联网发展的如火如荼的时代又要被赋予最新的使命了。我十分看好risc-v的设计思想，也期待着与软件界的Linux一样，发展的繁荣昌盛。
11月30日，由中国RISC-V产业联盟（CRVIC）、芯原微电子主办“第二届滴水湖中国RISC-V产业论坛”在上海召开。赛昉科技发布了全球首款面向PC等应用的高性能RISC-V芯片——昉·惊鸿8100。
近年来，RISC-V占据了开源指令集架构的主流，特别是在国内市场“自主可控”、“国产替代”趋势之下，RISC-V更是备受追捧，甚至有人把RISC-V称作“中国半导体行业最后一次赶超欧美的希望”。面对美国的技术封锁，RISC-V值得全力押注吗？
有没有碰到过这种情况？开发出一款软件产品，交付给客户，客户说安装不上。经过一番调查，原因让人哭笑不得，你以兆芯为目标进行开发，客户电脑却用的是龙芯。这也不能怪客户，经过多年的市场培育，在大多数人的认知里，电脑就是 Windows 系统加上英特尔处理器。
指令集架构(Instruction Set Architecture, ISA)，是一种抽象模型，包括指令集，寄存器，内存处理，寻址模式，中断和异常处理，以及外部的I/0接口。指令集包括一系列的操作码(opcode)，或机器码(machine code)，以及特定处理器执行的基本命令。ISA以不依赖于其实现特性方式，指定了在其实现上运行机器码的行为。中央处理器(central processing unit, CPU)可以看作是ISA的实现。
简单总结下C++变量在内存中的布局和可执行文件相关的知识。暂未涉及虚函数，虚函数表，类的继承和多态等C++对象的内存模型。对象的内存模型推荐经典书籍《 深度探索C++对象模型》，豆瓣评分9.1。
开发人员基于指令集架构（ISA），使用不同的处理器硬件实现方案，来设计不同性能的处理器，因此 ISA 又被视作 CPU 的灵魂。我们可以将指令集架构理解为一个抽象层，它是处理器底层硬件与运行在硬件上的软件之间桥梁和接口。
“平时很难看到这样的技术峰会，所有人都满场，后面还有没有座位坐的，真是久违的盛景！”这是谢晓清在昨日玄铁RISC-V生态大会现场说的头一句话，她是英特尔软件和先进技术事业部副总裁。
“ARM实在太贵了。”信息安全芯片公司Dover Microsystems联合创始人Jothy Rosenberg说。你可能对这位创业者不熟悉，没关系，众多你天天听说的公司也和他有同感。
众所周知，目前X86架构处理器统治着PC和服务器市场，而Arm架构处理器则统治着移动市场，并在IoT市场占据着较大的市场份额。但是，近年来RISC-V架构则凭借着开源、指令精简、可扩展等优势，在注重能效比的物联网领域大受追捧。但是，在RISC-V International及相关芯片厂商的推动下，RISC-V也开始进入更高性能需求的服务器市场。
首先感谢面包板社区提供这本《手把手教你设计CPU——RISC-V处理器篇》书籍的试读机会。这本书和另外一本《 RISC-V架构与嵌入式开发 》是国内最先出版的两本关于RISC-V处理器的书籍，作者是胡振波先生，这里还要感谢胡老师。胡振波先生是国内最早开始研究RISC-V架构的，有超过8年的CPU以及超过10年的ASIC设计与验证经验，历任Marvell CPU高级设计工程师，Synopsys ARC系列处理器内核研发经理等职务，有着近20年的行业积累。
从2010年开始的RISC-V 项目，已经有10年的时间，RISC-V基金会先后批准了RISC-V Base ISA， Privileged Architecture，Processor Trace等规范。RISC-V对Linux的基本支持也已经完成。本文尝试通俗易懂的介绍RISC-V对于Linux的基本支持，包括指令集和异常处理。内存管理，迁移到RISC-V，UEFI，KVM等支持，欢迎继续关注本公众号。
作者 | 老石谈芯的老石 来源 | 老石谈芯 在最近召开的RISC-V中国峰会上，中科院计算所的包云岗研究员团队正式发布了名为“香山”的开源高性能RISC-V处理器。前不久我有幸和包老师就这个事情做了一次深度的交流，我们聊了关于RISC-V、还有“香山”处理器的前世今生。包老师也分享了很多他关于开源硬件、新型开发语言、硬件敏捷设计、还有处理器基础架构等等这些问题的想法和学术思考，我深受启发。 包云岗简介 包云岗老师是中科院计算技术研究所研究员、副所长，先进计算机系统研究中心主任，中国科学院大学特聘教授，
机器之心转载 作者：夏晶晶 我们需要的是一种更加普世的编程框架或范式。 我这两年的工作重心从 general purpose CPU 逐渐分散了些到 HPC 和 Graphic，坊间俗称兼职做 GPU 。 从去年到今年，国内各路 VC 突然转向不投 AI CHIP 了，一致转向 GPU：沐曦、摩尔线程、壁仞、燧原。 我跟你港，把海思也凑进去的话，额滴个乖乖。 木、金、土、火、水，五行居然都凑齐了！！！ 回到GPU，我猜 VC可能被某些 AI 公司伤了心，觉得太专用的 chip 在落地上过于拘束或者都是些
FPGA设计中在IP核的提供方式上，通常将其分为软核、固核和硬核这3类。软核(Soft IP Core) : 软核在EDA 设计领域指的是综合之前的寄存器传输级(RTL) 模型；通常遍是指以HDL代码（Verilog，VHDL...）为形式的可综合源代码；固核(Firm IP Core) :固核在EDA 设计领域指的是带有平面规划信息的网表；硬核 (Hard IP Core) :硬核在EDA 设计领域指经过验证的设计版图。软核只经过功能仿真，需要经过综合以及布局布线才能使用。其优点是灵活性高、可移植性强，允许用户自配置。软核处理器是指利用HDL语言描述的处理器功能代码，用于实现处理器的所需要的各种功能。
RISC-V（跟我读：“risk----------------five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。
近日，联邦众议院两名共和党籍委员会主席盖拉格（Mike Gallagher）和 麦考尔（Michael McCaul）、共和党联邦参议员卢比欧（Marco Rubio）、民主党联邦参议员华纳（Mark Warner）等美国国会议员以国家安全为由，敦促美国拜登政府在基于开源的RISC-V指令集研发的芯片技术的相关问题上针对中国采取限制行动。
目前芯片市场由英特尔、AMD、ARM、高通等厂商把持，前一阵子各大芯片厂商陆续停止向华为供货，导致华为的“备胎”纷纷被迫转正。多亏了任正非的远见，华为十年前就开始准备备胎，否则华为的处境会比现在更加艰难。
11月9日消息，RISC-V服务器芯片设计厂商Ventana Micro Systems在2023 RISC-V峰会上发布了其第二代服务器CPU——Veyron V2，在指令扩展、内核设计、互联标准、制程工艺等众多方面进行了全面升级，官方宣称其性能超越了AMD的高端服务器芯片Epyc 9754，堪称最强RISC-V服务器CPU！同时，Ventana还能够让客户将定制加速器添加到定制片上系统 (SoC) 蓝图中。
1月5日消息，谷歌在去年12月举行的RISC-V 峰会上正式宣布 Android 将支持 RISC-V指令集。
机器之心报道 编辑：蛋酱、陈萍 科技巨头纷纷转投 RISC-V，英特尔：我也想。 据外媒路透社报道，英特尔正计划以 20 亿美元的价格收购加州半导体初创公司 SiFive。 SiFive 成立于 2015 年，是全球首家基于 RISC-V 架构的半导体企业，最新估值在 5 亿美元左右。 半导体企业转投 RISC-V 架构，不算是新鲜事。去年，英伟达宣布要以 400 亿美元收购 ARM 的消息，而 ARM 架构的授权使用者中包括英伟达的一系列竞争对手，这让很多半导体行业内的公司感到「危机四伏」，RISC-V
【编者推荐语】最近看到了一个开源的RISC-V处理器设计，仅仅5000行左右的verilog代码，功能却非常完善。代码全部为手动设计的verilog代码，可读性非常强。设计者完成了包括CPU内核设计，总线设计，debug模块设计，外设模块设计，以及相关的软件设计，测试模块设计。整个项目的完成度非常高，值得FPGA入门后想要再提高的人来学习。
机器之心报道 机器之心编辑部 在 WAIC 2021 AI 开发者论坛上，RISC-V 国际开源 (RIOS) 实验室执行主任谭章熹发表主题演讲《RISC-V——从开源芯片制造、EDA 到处理器》。在演讲中，他提到未来将会有更多高性能的芯片产品通过开源方式制造，欢迎大家参与到开源硬件项目中，推动开源社区生态发展。 以下为谭章熹在 WAIC 2021 AI 开发者论坛上的演讲内容，机器之心进行了不改变原意的编辑、整理： 我今天演讲的主题是关于开源的，主要包括开源处理器、开源芯片，以及我们在未来五年内制作开源
MIT_6.s081_Lab4:Xv6 and Trap 于2022年3月5日2022年3月5日由Sukuna发布 Lab4_1 RISC-V Assembly 我们需要运行对call.c这份代码的编译,然后回答一些问题 make fs.img编译之后我们可以找到下面的 int g(int x) { 0: 1141 addi sp,sp,-16 2: e422 sd s0,8(sp) 4: 0800
X86是微处理器执行的计算机语言指令集，指一个Intel通用计算机系列的标准编号缩写，也标识一套通用的计算机指令集合。1978年6月8日，Intel 发布了新款16位微处理器 8086，也同时开创了一个新时代：X86架构诞生了。 X86指令集是美国Intel公司为其第一块16位CPU（i8086）专门开发的，美国IBM公司1981年推出的世界第一台PC机中的CPU–i8088（i8086简化版）使用的也是X86指令。
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
对象存储
即时通信 IM
实时音视频
