在RISC-V中，此指令执行结束时的值x12是什么？(无RARS)
在RISC-V中，此指令执行结束时的值x12是返回地址（return address）。
相关·内容
我需要知道知道x13=10 (不使用rars )的x12的值是什么，下面是代码行 loop:addi x13,x13, -1jal x0
浏览 26提问于2021-07-16得票数 0
这种扩展本身并不是免费的，但它允许处理器执行无序的魔法加速.
因此，在无符号整数和有符号32位整数之间的转换是不操作的，从有符号的32位整数转换为有符号的64位整数也是如此。需要一些新的指令(ADDIW/SUBW/SxxW)进行加法和移位，以确保32位值的合理性能。(C) RISC-V
浏览 1提问于2018-10-04得票数 2
我查阅了ISA规范，并在互联网上搜索了这个问题的答案，但我没有找到它。
在RISC-V ISA中，负数应该用一补还是二补来表示？或者，这个决定是留给实现者的吗？我问这个问题的原因是，我正在编写一个RV32I模拟器，例如，这将影响我在模拟内存中存储负数的方式。
浏览 6提问于2016-01-29得票数 3
如RISC-V压缩指令的参考图1所示，C.LD指令的直接位显示在两个不同的位置-位12:10和4:2。同时还表明在imm字段- 12:10和7:6中标记了偏移量5:3和偏移量7:6。偏移值和即时值是否意味着相同？
关于问题的更多细节--似乎令人困惑的事实是-- C.LD中的第3位和第4位属于目标寄存器(rd')，第5位属于直接字段。那么
浏览 4提问于2020-08-20得票数 0
回答已采纳
我在第35页找到了hart的参考资料。然而，我在这份文件中找不到哈特的定义。哈特指的是硬件线还是更险恶的东西？
浏览 29提问于2017-03-08得票数 31
问题RISC-V指令集手册第一卷:无特权的ISA文件版本20190608-基本批准如下(接近第43页)：
MULH、MULHU和MULHSU执行相同的乘法操作，但返回完整2×XLEN位乘积的上XLEN位，分别用于有符号×签名、无符号×无符号
浏览 0提问于2019-12-08得票数 3
回答已采纳
对于下面的RISC-V代码序列，我尝试识别无法通过数据转发解决的数据风险。有没有可能通过重新排序代码序列来克服这些风险？如果是，谁能展示新的序列？下面是我的代码： add s3, s2, s0 add t1, t2, t0
浏览 5提问于2020-10-07得票数 2
3回答
我最近正在编写RISC-V 32I指令。我有一个关于NOP指令的问题，说明书上说它等于ADDI x0, x0, 0。有人能在这一点上说点什么吗？
浏览 14提问于2018-06-13得票数 7
3回答
在汇编语言级别使用RISC-V中的大端值的最简单方法是什么？16、32和64位值用于许多网络协议和文件格式。我找不到字节交换指令(相当于x86上的BSWAP或ARM上的REV ) ，也找不到任何关于大端加载和存储的东西。
浏览 7提问于2018-08-30得票数 3
2回答
学习RiscV，我的讲师定义了一个新命令，名为Load (lui)，如下所示：
但有几件事我无法理解：
图像是对的吗？前半段不应该全是零吗？我不知道1234在记忆中的价值.
浏览 6提问于2020-12-13得票数 0
2回答
我的任务是创建一个程序，该程序将读取文件名，然后将其内部复制到其他文件，该文件的名称也是从输入中读取的。我自己写的程序，但它似乎什么也没做。通过进一步的实验，我发现，在读取第一个字符串时，程序还保存了一个'\n'字符，这显然会导致搜索目标文件时出现一些问题。我想出了一个解决方案，我并不完全喜欢，这就是为什么我来这里征求对代码和整体进一步改进的意见，也许？
我只确定了负责将文件名写入缓冲区直到'\n'出现的部分。
浏览 4提问于2021-03-31得票数 2
回答已采纳
1回答
只是想找个人帮我把一些值加载到特定的寄存器中。任务是“指示编译器将0x2222333344445555和0x1111222233334444的值分别存储在地址0x1000100010001000和0x1000100010001100中。在运行时加载寄存器x6和x7中的值...”。通过阅读PDF文件提供的信息以及问题，到目前为止，我的代码看起来如下所示： ORG 0x10001000
浏览 39提问于2019-09-22得票数 0
4回答
我的任务如下：
55 89 E5 83 EC 08 83 E4 F0 31 C9 BA 01 00 B8 0D 00 00 D1 01 CA 48 79 F9 31 C0 C9当执行此子例程中的指令时，它们将值保留在寄存器%ecx和%edx中。价值是多少？在C中执行该子例程所做的计算的程序是什么，然后
浏览 5提问于2010-01-31得票数 3
2回答
RISC-V的设计使得所有指令都具有相同的长度，因此存在不同类型的指令格式(I型、R型、S型等)。我的问题是，考虑到操作类型在很大程度上是由操作代码决定的，那么在funct3、funct7等中附加操作代码的使用究竟是什么呢？
我的理论是，包括它们只是为了使所有指令的大小相等，但我很可能是错的。
浏览 17提问于2022-10-04得票数 0
在RISC-V中，可以使用指令执行整数运算( Regs[x1] <- Regs[x2]+Regs[x3] )。add x1,x2,x3mov x1,x2src1 <- src1 op src2模式对于x86中的其他基本指令似乎很常见，例如and、双指令模式mov x1,x2；op x1,
浏览 4提问于2020-09-05得票数 1
回答已采纳
1回答
在电源ISA中有标志寄存器吗？
、、、、
Power中是否有一个标志寄存器，类似于x86机器中的EFLAGS？它可以有其他名称，例如，它可以被称为“状态寄存器”或类似的东西，但是它的目的是保存上一次指令执行的一些一般属性，例如算术操作中的溢出和回车标志，或者在进行条件跳转之前比较两个整数的结果。我知道，SPARC和ARM处理器有这样一个寄存器，而MIPS和RISC-V ISAs被剥夺了它。另一个流行的体系
浏览 8提问于2022-07-25得票数 -1
我目前正在写一篇关于机器语言和MIPS的研讨会论文，当我在不太直接的无符号指令上学习时，我发现了一些我不明白的奇怪的东西。(第277页)指出，16位即时符号在与寄存器的内容进行比较之前是扩展的，但被视为未签名。这意味着，他们还指出，在文档中，您可以表示32位无符号整数的下半部分和无符号整数的上部，两者之间有很大
浏览 3提问于2021-01-10得票数 1
回答已采纳
3回答
在RISC处理器中，当直接操作数的大小不允许将其放置在32位指令字( RISC体系结构的标准)时，RISC处理器中是否可能有较大的即时数字操作。假设我们想要将32位或64位直接存储在寄存器中，或者执行具有该大小整数的简单算术指令。
下面是伪码中的一些例子。我们希望执行以下指令，用伪代码编写，如
浏览 26提问于2022-07-26得票数 -1
我们是否仍然需要在软件中模拟128位整数，或者现在您的普通桌面处理器中是否有对它们的硬件支持？
浏览 123提问于2015-12-12得票数 20
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
即时通信 IM
实时音视频活动推荐
腾讯云开发者
