在RISC-V中，此指令执行结束时的值x12是什么？(无RARS)
在RISC-V中，此指令执行结束时的值x12是返回地址（return address）。
相关·内容
我需要知道知道x13=10 (不使用rars )的x12的值是什么，下面是代码行 loop:
blt x13,x0,EXIT
addi x13,x13, -1
addi x12,x12,2
jal x0, loop
exit:
浏览 26提问于2021-07-16得票数 0
如我所知，在RISC-RISC 1(签名)，0xFFFFFFF(十六进制)中除以0的结果。但是我不知道为什么RISC-V输出这段代码。此外，这一程序有何正当理由？
谢谢!
浏览 1提问于2022-01-27得票数 1
回答已采纳
我查阅了ISA规范，并在互联网上搜索了这个问题的答案，但我没有找到它。
在RISC-V ISA中，负数应该用一补还是二补来表示？或者，这个决定是留给实现者的吗？
我问这个问题的原因是，我正在编写一个RV32I模拟器，例如，这将影响我在模拟内存中存储负数的方式。
浏览 6提问于2016-01-29得票数 3
我正在学习程序集，所以我尝试将这个c代码转换为RISC-v程序集代码：
int Fib_Iter(int x){
int Fib_f, Fib_s, temp, Result;
Fib_f = 0;
Fib_s = 1;
if (x == 0)
Result = Fib_f;
else if (x == 1)
Result = Fib_s;
else
{
while (x >= 2)
{
temp = Fib_f + Fib_s;
Fib_f = Fib_s;
Fib_s = temp;
x
浏览 7提问于2020-12-19得票数 1
回答已采纳
对于下面的RISC-V代码序列，我尝试识别无法通过数据转发解决的数据风险。有没有可能通过重新排序代码序列来克服这些风险？如果是，谁能展示新的序列？
下面是我的代码：
loop: slli s2, s1, 2
add s3, s2, s0
lw t0, 0(s3)
add t1, t2, t0
sw t1, 20(s3)
addi s1, s1, 1
beq s1, s5, loop
浏览 5提问于2020-10-07得票数 2
3回答
我最近正在编写RISC-V 32I指令。我有一个关于NOP指令的问题，说明书上说它等于ADDI x0, x0, 0。
然而，x0不是可由程序员修改的通用寄存器。那么，为什么x0在这里充当NOP指令的目标寄存器呢？
有人能在这一点上说点什么吗？
浏览 14提问于2018-06-13得票数 7
对于x86和x64，编译器生成类似的零/符号扩展MOVSX和MOVZX。这种扩展本身并不是免费的，但它允许处理器执行无序的魔法加速.
但关于RISC-V：
因此，在无符号整数和有符号32位整数之间的转换是不操作的，从有符号的32位整数转换为有符号的64位整数也是如此。
需要一些新的指令(ADDIW/SUBW/SxxW)进行加法和移位，以确保32位值的合理性能。
(C) RISC-V规格
但与此同时，新的现代RISC-V 64位处理器包含32位有符号整数的指令.为什么？为了提高业绩？那么8位和16位在哪里？我已经什么都不懂。
浏览 1提问于2018-10-04得票数 2
3回答
RISC-V:即时编码变体
、、、、
在RISC-V指令集手册，用户级ISA中，我无法理解第2.3节立即编码变体第11页.
有四种类型的指令格式R、I、S和U，然后是S和U类型的变体，它们是SB和UJ，我认为它们的意思是分支和跳跃，如图2.3所示。然后是由RISC-V指令直接生成的类型，如图2.4所示。
所以我的问题是，为什么需要SB和UJ？为什么要用这种方式搅乱眼前的部分呢？说“RISC-V指令立即产生”是什么意思？它们是如何以这种方式产生的？
浏览 1提问于2016-09-10得票数 19
回答已采纳
1回答
我正在运行一个基于x86的Linux虚拟机。我正在使用RISC-V编译器和仿真器进行交叉编译(目标: RISC-V)。我想知道RISC-V仿真器(C文件)如何在没有真正的RISC-V cpu的情况下仿真RISC-V指令。
浏览 4提问于2020-05-09得票数 0
2回答
我不明白JAL是如何在RISC-V中工作的，因为我已经看到了许多相互矛盾的定义。例如，如果我引用这个网站：
它说：JAL rd,offset有第三个参数作为偏移量，但是有一些例子显示了JAL rd, imm。有什么关系？
看来JAL应该接受一个函数并在rd中返回它的输出(我不知道为什么有些源同时将它称为ra和rd )。但是如果是这样的话，子例程或函数是什么呢？rd似乎被定义为注册目的地，而imm似乎只是一个整数。
浏览 2提问于2018-10-28得票数 7
我正在使用rars Risc模拟器，我必须从我的计算机读取一个24位位图图像，并将其显示在Rars中。我所做的就是用risc-v系统调用打开图像，然后我尝试使用read调用来读取它。
la a0, file_name
li a7, 1024 #system call for open
li a1, 0 #open for reading
ecall
mv s6, a0 #save the file descriptor to s6
#read file
li t0, -1
beq a0, t0, error
mv a0, s6
la a1, b
浏览 4提问于2022-01-19得票数 0
2回答
在阅读RISC-V ISA时，我在内存模型部分(FENCE指令)中看到了一条指令。这到底是什么意思？
浏览 1提问于2014-10-15得票数 15
回答已采纳
我正在编写一个RISCV规范子集的仿真器，打算使用压缩的ISA作为我的自定义16位指令集的基准。但是，riscv32-unknown-elf-as拒绝使用标签作为直接值来组合C.SW和C.LW指令。 我知道RV-C只是基础ISA的一个扩展，并不打算用于独立执行，但我想使用riscv32-unknown-elf-as汇编实用程序作为一种简单的方法来为我的模拟器/仿真器组装小程序。 根据RISC-V ISA规范(在编写本文时)，C.SW指令采用7位立即值，并且该值左移两次(乘以4)，因为无论如何加载/存储都是4字节对齐的。 因此，以下程序集被riscv32-unknown-elf-as认为是合法
浏览 27提问于2019-09-13得票数 0
回答已采纳
摘要: RISC-V用户级ISA的最终参考或参考实现是什么？
上下文: RISC-V网站有“RISC-V指令集手册”，它很好地解释了用户级的指令，但没有给出确切的说明。我现在正试图构建一个用户级别的ISA模拟器，并打算在稍后编写一个FPGA实现，因此对我来说，准确的行为是非常重要的。
参考实现就足够了，但最好是尽可能简单--也就是说，作为最后的手段，我将尝试理解流水线实现。重要的是要了解指定的ISA，而不是单个CPU实现或编译器实现。
显示我的问题的一个例子是AUIPC指令:文章解释说："AUIPC从20位U直接构成32位偏移量，用0填充最低的12位，将这个偏移量添加到pc上，然后将结
浏览 0提问于2019-03-23得票数 0
回答已采纳
如果将QNaN和SNaN作为浮点移动指令(FMV.X.S)的输入，那么RISC-V 32位实现的可能输出和异常是什么？
浏览 0提问于2014-10-31得票数 0
回答已采纳
4回答
我编写并编译了一个RISC-V应用程序。
我希望转储在运行时执行的所有指令(这是静态分析无法实现的)。
是否可以从QEMU (或其他工具)获得动态程序集指令执行历史记录？
浏览 10提问于2019-09-24得票数 6
我正在尝试使用riscv64-unknown-elf-objdump反汇编risc-v二进制文件，并且我希望获得在硬件中看到的寄存器名称(如x0-x31)，而不是像在abi (sp，s0，a.)中那样。
objdump手册似乎没有为RISC-V提供这样的选项。事实上，该手册似乎没有任何与RISC-V相关的信息。ARM有-M的reg-names-raw，有没有人知道这样的标志是否可用？
riscv64-unknown-elf-objdump -M"no-aliases" -M"gpr-names-raw" -d hello ->返回
0: riscv64-未
浏览 3提问于2019-07-10得票数 3
在64位RISC-V上，当将32位操作数加载到寄存器中时，有必要决定是签名扩展还是零扩展到64位，而体系结构决定选择前者，大概是基于C族语言中最常见的int类型是带符号的32位整数。所以符号扩展比零扩展略快。
8位操作数也是如此吗？换句话说，signed char比unsigned char更有效吗？
浏览 1提问于2019-07-31得票数 2
回答已采纳
我是RISC-V和操作系统开发的新手，现在我正在尝试在RISC-V中创建一个类似于虚拟机管理程序的简单界面。现在让我止步不前的是，我不知道如何触发机器调用(比如RISC-SBI)，它代表了固件级别和用户模式应用程序的机器模式。最近，用户级应用程序通过系统调用与内核进行通信。然而，我可能不得不跳过内核调用，直接调用固件。如何在高层次的应用程序中实现这一点？
我现在真的很困难。非常感谢你的回复。
浏览 24提问于2020-05-22得票数 0
为什么我们需要将RISC-V指令集中JALR中的最小有效位设置为零，正如RISC-V指令手册中所描述的那样？
这是为了建议对齐吗？
浏览 23提问于2016-11-06得票数 5
回答已采纳
在中，Kruppe和Espasa概述了RISC-V向量扩展(RVV)，并在上展示了通过本征函数使用向量指令的LLVM IR样本，例如：
%vl = call i32 @llvm.riscv.vsetvl(i32 8)
在演讲时(2019年4月)，LLVM对V扩展的支持是在上开发的。然而，该存储库现在已经存档，自述文件表明它已经过时，因为对RISC-V扩展的支持现在是上游开发的。我假设这意味着这些特性现在可以从的LLVM母版中获得。
但是，当我提取当前的母版并构建它并尝试用llc编译示例代码(用--mtriple=riscv32-unkown-none-rv32imv指定目标)时，我会得到以下错
浏览 4提问于2020-09-28得票数 3
回答已采纳
1回答
教学中的小端点
、、、
我正在学习计算机体系结构中的RISC-V指令。我想知道的是，由于小endian，RISC-V的指令中的任何数字都有一点小数字。我知道RISC-V使用小endian来表示内存中的数据.但是我不确定用指令表示数字是一样的。
例如，add指令具有该形式，funct7rs1rd，MSB在funct7，LSB在操作码中。rs1，rs2，rd是5位数。如果rd为0b00001，则在rd的5位中，1的位置为LSB。这一点是我的问题。1的位置是LSB，RISC-V使用小endian的原因吗？如果是那样的话，(0b00001's)位置是1，MSB在大门口吗？
浏览 5提问于2022-09-25得票数 0
3回答
在汇编语言级别使用RISC-V中的大端值的最简单方法是什么？16、32和64位值用于许多网络协议和文件格式。
我找不到字节交换指令(相当于x86上的BSWAP或ARM上的REV ) ，也找不到任何关于大端加载和存储的东西。
浏览 7提问于2018-08-30得票数 3
2回答
我知道现在组件支持32位结构，所以我假设，和RISCV32一样，它的基本指令集有32位宽的指令(当然，RISCV32支持16位压缩指令和48位指令)。RISC-V的指令主要被解释为左端(在位索引方面).
例如，在RISC中，我们可以有一个指令，比如lui (加载上立即注册)，它将一个20位的即时嵌入到指令中，有一个5位的字段来编码去编译寄存器，还有一个7位的格式来指定操作码。除其他外，操作码在开头包含两个位，这意味着指令是否被压缩。这是在规范中编码的，其中lui有一个LUI操作码。
RISC-V指令也有规范中指定的各种不同的布局，例如，lui指令采用"U“格式，因此我们确切地
浏览 6提问于2022-07-14得票数 0
1回答
我想用C语言构建一个RISCV模拟器，它将支持RISC-V ISA的有限指令集，仅限于具有64位扩展(RV32I和RV64I)的32位基础。但是我不太理解64位扩展是什么以及如何使用它们。谁能给我解释一下基础和扩展之间的区别，以及我如何在代码中区分它们？
浏览 146提问于2019-01-02得票数 1
问题
在risc-v RV32IM中，对于指令MULHSU，哪一个操作数rs1和rs2是有符号的操作数？
背景
RISC-V指令集手册第一卷:无特权的ISA文件版本20190608-基本批准如下(接近第43页)：
MULH、MULHU和MULHSU执行相同的乘法操作，但返回完整2×XLEN位乘积的上XLEN位，分别用于有符号×签名、无符号×无符号和符号rs1×无符号rs2乘法。
因此，这说明签名操作数是rs1。但说明性说明(第43页)说：
MULHSU用于多字有符号乘法，将乘法器中最有意义的单词(包含符号位)与乘法器(无符号)中不太重要的单词相乘。
根据指示的定义(也是第43页
浏览 0提问于2019-12-08得票数 3
回答已采纳
2回答
有人能给我解释一下( RISC与CISC )和RISC-V ISA之间的巨大区别吗？我在互联网上找不到CISC和RISC-V之间的任何相关区别。
浏览 0提问于2013-06-13得票数 7
2回答
RISCV指令集模拟器
、、、、
我正在寻找基于RISC-V的CPU指令集模拟器。我想观察不同CPU (RISCV和MIPS)上的危险。
此示例适用于MIPS。
lw r1,A(r2)
lw r3,B(r4)
dadd r5,r1,r3
beq r5,r5,L1
sw r5,A(r3)
L1: sw r5,B(r4)
beq必须停止(等待r5)
你有推荐的软件模拟器吗？我可以写一些指令来模拟。对于MIPS，我使用WinMIPS64 ()。
浏览 12提问于2018-02-23得票数 1
我目前正在写一篇关于机器语言和MIPS的研讨会论文，当我在不太直接的无符号指令上学习时，我发现了一些我不明白的奇怪的东西。
(第277页)指出，16位即时符号在与寄存器的内容进行比较之前是扩展的，但被视为未签名。这意味着，他们还指出，在文档中，您可以表示32位无符号整数的下半部分和无符号整数的上部，两者之间有很大的差距。这是有道理的，因为你的即时要么是16个零，要么是16个1。
现在我不太明白他们提供的数字，他们说，可表示的无符号整数的下半部分和上面部分都是32,767个大，这是15位代表的最高数。但是它们不应该每个大65,535个(最大的16位可表示的数字)，因为整数是无符号的，因此MSB
浏览 3提问于2021-01-10得票数 1
回答已采纳
2回答
我在RISC-V RARS 1.3应用程序中创建的这个程序被设计为接受一个十进制数，并计算该数字中有多少位。我正在测试的是十进制数5，这个程序应该适用于我放在t1上的任何正数。这是我创建的代码。程序的目的是每当AND函数的结果不为0时添加一个计数器，但我遇到的问题是程序不会停止。有没有解决这个问题的办法？
_start:
li t1,2 # start with decimal 5, binary 101
li t2,1 # adding counter for AND function
li t3,0 # bit counter count
li t4,0 # to compare 0
浏览 3提问于2020-09-25得票数 1
我对%hi()汇编程序函数有问题。这个问题是RISC-V GNU汇编程序特有的.编写此程序：
lui a4,%hi(0x0001ff00) # Does not give what I expect
lui a4,0x1f #
.word 0x0001f737 #
使用
riscv32-unknown-elf-as -o strange_lui.o strange_lui.s
riscv32-unknown-elf-objdump -D strange_lui.o
给
strange_lui.o: f
浏览 0提问于2018-11-19得票数 0
回答已采纳
2回答
RISC-V的设计使得所有指令都具有相同的长度，因此存在不同类型的指令格式(I型、R型、S型等)。
R格式遵循这种模式-7位funct7，5位rs2，5位rs1，3位funct3，5位rd和7位操作码.
然而，i-格式遵循这种模式- 12位直接，5位rs1，3位funct3，5位rd和7位操作码.
我的问题是，考虑到操作类型在很大程度上是由操作代码决定的，那么在funct3、funct7等中附加操作代码的使用究竟是什么呢？
我的理论是，包括它们只是为了使所有指令的大小相等，但我很可能是错的。
浏览 17提问于2022-10-04得票数 0
我发现在RISC-V中，ra是调用者保存的，在MIPS中，ra是被调用者，这意味着在RISC-V被调用者可以直接改变ra中的值而不保存，但是既然ra已经改变了，被叫者如何返回给呼叫者？
浏览 0提问于2020-01-11得票数 4
回答已采纳
我是RISC-V公司的新手。
我在理解何时写PC (程序计数器)相关指令和何时编写PC绝对指令方面有困难。
例如，使用lui和jalr指令的指令被认为是PC-绝对值，而带有auipc的指令和jalr指令被认为是
据我所知，所有指令都将由PC执行，这样做的PC绝对指令似乎是隐藏的(即不知道PC)。
对我来说，那些电脑绝对的指令不会被执行。
有人能提供一些基本的例子来帮助我理解这一点吗？
浏览 0提问于2018-09-30得票数 6
回答已采纳
在RISC-V中，可以使用指令执行整数运算( Regs[x1] <- Regs[x2]+Regs[x3] )。
add x1,x2,x3
在x86中，同样的操作显然需要两条指令，
mov x1,x2
add x1,x3
src1 <- src1 op src2模式对于x86中的其他基本指令似乎很常见，例如and、or和sub。然而，x86确实有dest <- src1 op src2，例如用于浮点adds。
双指令模式mov x1,x2；op x1,x3；通常是宏融合成单个微操作吗？或者，对于这些操作来说，独立的目的地如此罕见，以至于x86体系结构不愿意在单个uop中允许它？
浏览 4提问于2020-09-05得票数 1
回答已采纳
2回答
我一直在尝试学习来自MIPS的RISC-V，最初它们看起来并不是不同的，特别是指令集。这两者之间有什么显著的区别吗？后端的大部分区别是吗？
浏览 4提问于2021-05-10得票数 5
回答已采纳
3回答
在RISC处理器中，当直接操作数的大小不允许将其放置在32位指令字( RISC体系结构的标准)时，RISC处理器中是否可能有较大的即时数字操作。假设我们想要将32位或64位直接存储在寄存器中，或者执行具有该大小整数的简单算术指令。
下面是伪码中的一些例子。
设r1和r2是寄存器名，imm32是32位长度的直接操作数，imm64是64位大小的直接操作数。
我们希望执行以下指令，用伪代码编写，如下所示：
1) r1 = imm32
2) r1 = imm64
3) r1 = r2 + imm32
4) r1 = r2 - imm64
这种指令在流行的RISC平台上可能吗？例如，我们可以考虑诸如MI
浏览 26提问于2022-07-26得票数 -1
3回答
我的理解是，ARMv8 A64程序集中的即时参数可以是12位长。如果是这样的话，为什么这条汇编代码：
AND X12, X10, 0xFEF
产生此错误(与gcc一起编译时)
Error: immediate out of range at operand 3 -- `AND X12, X10, 0xFEF'
有趣的是，这一行汇编代码编译得很好：
ADD X12, X10, 0xFEF
我使用的是aarch64-linux-gnu-gcc (Linaro GCC 2014.11) 4.9.3 (预发行版)
浏览 10提问于2015-06-18得票数 7
回答已采纳
2回答
我试图实现功能的ISA模拟器:目标是RISC-V和MIPS.它是一步一步的指令解释器。
抽象步骤：
while(num_steps)
{
try
{
take_interrupt();// take pending interrupts
fetch(); // fetch instruction from memory
decode(); // find handler to instruction
execute(); // perform instruction
}
catch (Trap&a
浏览 5提问于2016-05-23得票数 4
回答已采纳
2回答
RISC-V -软件中断
、、、
我正在尝试为我的RV32I内核实现一个简单的中断控制器。我相信我理解在RISC-V中应该如何处理中断，以及CSR寄存器在这个过程中的作用。
RISC-V定义了三种中断来源:外部中断、软件中断和定时器。我明白定时器和外部中断是如何产生的。但是，我不明白如何或什么会产生软件中断。指令？一系列指令？可能是实现定义的标志？我没有头绪。
有人能给出一个例子和软件中断的解释，如果相关的话最好用相关的汇编代码来解释吗？
提前感谢！
浏览 9提问于2020-11-16得票数 0
addi a0, zero, 2在伪码中是什么意思？是a0=a0+2吗？
我不确定，因为我们在这条指令中没有明确的寄存器来告诉我们结果的去向。
浏览 0提问于2019-09-04得票数 0
回答已采纳
我有几个设置需要临时更改才能运行大脚本。
这是将大量数据从excel文档导入到专用服务器上的mysql数据库的一次性交易。
通过设置以下设置，它们可以持续多长时间？在该过程完成后，我是否需要重置它们？如果是这样，默认值需要是什么？
ini_set('memory_limit', '-1');
ini_set('max_execution_time', 300);
set_time_limit(0);
浏览 58提问于2018-08-01得票数 0
回答已采纳
2回答
让我们假设我们有以下二进制数及其表示法：
| bin | unsigned | signed |
|:---:|----------|----------|
| 110 | 6 | -2 |
| 111 | 7 | -1 |
现在不管是有符号的还是无符号的，111 + 110 = 1101，现在我可以将结果1101解释为有符号的或无符号的，即：
| bin | unsigned | signed |
|:----:|----------|----------|
| 1101 | 13 | -3 |
它与小数运
浏览 20提问于2020-02-17得票数 0
在RISC-V手册中，对这一指令的书写如下：
C.LUI将非零6位直接字段加载到目标寄存器的第17位- 12位，清除下12位，并将符号扩展位17加载到目标的所有较高位中。
由此，我得出结论，即时应该是6位，但是后来我正在编译一些东西，这行可以编译，但是它的宽度超过6位，所以我对c.lui x14,0xffff8感到困惑。
浏览 1提问于2020-09-14得票数 0
回答已采纳
我有这个risc v代码：
lui S0, 0x1234
ori S1, S0, 0x5678
add S2, S1, S1
这个问题问我，“寄存器S2保存什么？”这个问题解释了lui和我引用的话：
“将即时imm的下半字加载到寄存器rt的上半字。寄存器的下位设置为0”
我不知道如何“编译这个程序”，0x1234是什么意思？
注意:这个问题最初被命名为/标记为，但是代码只能为MIPS组装，并且接受的答案也只对MIPS正确。所以就让它成为一个MIPS问题吧。
MIPS对lui和所有其他即时指令使用16位直接指令，零扩展按位布尔直接(ori/andi/xori)。其他MIPS指令确实会签署--延
浏览 0提问于2018-11-14得票数 4
回答已采纳
1回答
我试图用asm-实现取代某些方法。目标是arm64 on iOS (iPhone 5S或更高版本)。我想使用一个专用的汇编程序文件，因为内联汇编程序附带额外的开销，而且是相当的。
互联网上没有太多的文档，所以我不确定我该怎么做。因此，我将描述将函数移动到ASM所遵循的过程。
这个问题的候选函数是256位整数比较函数.
UInt256.h
@import Foundation;
typedef struct {
uint64_t value[4];
} UInt256;
bool eq256(const UInt256 *lhs, const UInt256 *rhs);
Brid
浏览 5提问于2015-06-19得票数 6
回答已采纳
在大型数据库中执行复杂查询时，我遇到了memory_limit问题和最大执行时间问题。
解决这个问题的简单方法是在php.ini中增加这些参数的值，但我一直在阅读，并不推荐这样做，而且拆分查询也是不可能的。
那么，对于某些请求，有没有办法修改这些参数或增加它们的正确率？
谢谢
浏览 21提问于2017-03-17得票数 0
某些加密函数需要一致的执行持续时间以避免计时攻击。我读到这样的针对x86的函数很难编写，原因可能包括ISA的仿真性质和无序处理。因此，防止对x86的定时攻击并不容易，因为它依赖于任何给定时刻的复杂和/或未知因素。
在标准的RISC-V内核中，指令时序相对于彼此是否可预测地保持一致？对于无序处理的标准内核或基础ISA的专有实现，情况会怎样呢？
浏览 0提问于2014-10-17得票数 1
我正在学习如何为RISC-V处理器编写代码.我想将0xFFFFFFFF的值存储到内存/寄存器中。
我可以通过在addi指令之前添加一个lui来扩展12位直接的lui指令，如下所示：
lui t0, 0xFFFFF
addi t0, t0, 0x7FF
但最终的结果将是类似于0xFFFFF7FF。
那么，我如何生成这个值呢？
浏览 0提问于2019-07-27得票数 4
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
实时音视频
对象存储
云直播活动推荐
腾讯云开发者
