如何在Modelsim/Questasim中指定波形高度？

文章/答案/技术大牛

发布

1回答

verilog、system-verilog、modelsim、questasim

我使用的是QuestaSim 70.7b；我不能改变波形信号的高度。-radix hex -format analog-step -scale 100 -height 100 -color gold /bin_top_tb/clk 但是什么也不会发生，只是名称信号的高度发生了变化*感谢dave_59，要更改高度，您应该转到工具和编辑首选项并更改WaveFont，然后完全按照这样的顺序执行footerFont，然后单击apply -> ok。

浏览 263提问于2019-05-25得票数 0

回答已采纳

1回答

Modelsim:如何禁用设计中某些模块的SDF时序检查？

verilog、modelsim

我正在使用Modelsim/Questasim运行Verilog门级模拟。一些同步器被添加到我的原始设计中，因为它使用两个不同频率的时钟。我只想禁用这些同步器的定时检查。我想使用Modelsim/Questasim "tcheck_set“命令，但Modelsim/Questasim TCL中断器无法识别此命令。谁能告诉我如何在最新的Modelsim/Questasim</em

浏览 5提问于2021-10-13得票数 0

1回答

Modelsim输出波(位图)批处理模式

scripting、tcl、batch-processing、modelsim、questasim

我的模拟运行得很棒，在我的记录文件中我可以看到所有的错误/警告/等等，但是在图像中看到每一个模拟的波形也会很好，而不用再次模拟项目(这需要很长的时间.)。Modelsim/Questasim能够在GUI模式下导出此位图(选择波浪窗口并转到菜单栏："File -> export -> Image")。是否有机会将波形以批处理方式保存为图像，或使用Tcl/Modelsim命令以GUI模式保存？我读过关于Model

浏览 8提问于2016-04-06得票数 0

回答已采纳

1回答

如何将所有信号名重写为较短的名称？

foreach、tcl、modelsim、waveform、questasim

我使用QuestaSim/ModelSim，我想自动重写波形中显示的信号名。当我的testbench启动时，一个默认命令将所有顶级信号加载到波形查看器中：在重命名添加的信号时，将在波形保存文件(*.wdo)中创建以下命令：

浏览 3提问于2016-11-13得票数 0

回答已采纳

2回答

格式化$info

system-verilog、questasim

默认情况下(至少Questa)在两行上显示消息，我需要消除行更改、文件路径和其他基本上只是在日志中造成噪音的内容。Questa的modelsim.ini提供以下内容：MessageFormatWarning

浏览 15提问于2022-10-21得票数 0

回答已采纳

2回答

为什么这个并发语句的代码覆盖率不到100%？

vhdl、code-coverage、modelsim、questasim

为什么下面的时钟生成语句在ModelSim/QuestaSim中没有100%的代码覆盖率？我不确定为什么ModelSim/QuestaSim要求我编写一个显式的else分支，它不包含任何波形。

浏览 21提问于2017-02-07得票数 3

1回答

提高Xilinx ISim仿真速度

vhdl、simulation、fpga、xilinx-ise、spartan

是否有一种方法，例如，增加步长或关闭波形绘图等的设置，或任何其他我可以用来提高模拟速度的设置？非常感谢

浏览 0提问于2016-05-01得票数 4

回答已采纳

1回答

关于Ubuntu 18.04的Menotr Questa 10.7a

18.04

尽管问题不一样，但我尝试过安装许多解决方案库，如：https://www.anthonyvh.com/2017/10/13/questasim

浏览 0提问于2020-10-30得票数 1

1回答

verilog在modelsim中的仿真结果

verilog、modelsim

对于我的任务，我需要在日志文件中获取模型中的verilog模拟结果。我已经拍摄了波形窗口的截图。除此之外，我还从成绩单窗口取出了打印件。有没有办法将记录保存到日志文件中？

浏览 5提问于2017-07-19得票数 0

2回答

以testbench为参数从shell运行modelsim的脚本

shell、tcl、modelsim

我想要创建一个脚本，它可以从shell执行，如：./myscript -test1或tclsh myscript.tcl -test1 T

浏览 4提问于2014-10-08得票数 4

回答已采纳

2回答

vsim在Windows上不接受-modelsimini参数

vhdl、modelsim、questasim

我使用命令行参数-modelsimini <modelsim.ini>为大多数QuestaSim / ModelSim可执行文件指定自己的modelsim.ini文件。但是Windows vsim中止并抛出一个错误： C:\Mentor\QuestaSim64\10.4c\win64\vsim.exe -do "do D:/git/PoC/sim/vSim.batch.tcl" -c -modelsimin

浏览 8提问于2016-05-03得票数 35

回答已采纳

3回答

modelSim VHDL某些输入信号未出现在目标窗口中

vhdl、modelsim

在我的解码器系统架构中，我实例化了块组件，如下所示：我还试着在优化和不优化的情况下运行设计，得到了相同的结果。如有任何帮助，我们将非常感谢:)

浏览 3提问于2015-07-29得票数 3

4回答

Windows环境下轻量级VHDL模拟器

vhdl

我试过Vivado和Quartus，但它们都很重，而且工具对于初学者来说非常复杂。对于正在学习VHDL的初学者，是否有一个轻量级的免费IDE +模拟器？

浏览 4提问于2014-08-15得票数 7

回答已采纳

3回答

提示时的警告消息

warnings、simulation、wave、modelsim

我没有得到波形，而且我在提示符处也得到了以下警告消息。是不是因为the=is警告我的代码不能模拟？

浏览 1提问于2011-04-25得票数 1

1回答

在MP3画布中创建HTML5波形缩略图

javascript、html5-canvas、mp3、waveform

我想从我的服务器上的一个WaveForm文件中创建一个MP3映像。现在，我想在我的服务器上保存波形的缩略图(从mp3文件)。由于wavesurfer.js使用HTML5画布，我不知道如何创建波形缩略图。如何创建缩略图？

浏览 3提问于2015-12-27得票数 1

1回答

如何在波形窗口中查看Active-HDL的仿真结果？

vhdl、simulation、test-bench、active-hdl

Active-HDL的行为大多类似于QuestaSim或ModelSim，甚至命令行参数也是相似的。所以我的问题是：如何从GUI中的命令行打开这个文件？

浏览 2提问于2016-04-04得票数 1

2回答

Vhdl代码仿真

vhdl、modelsim

height 25 -radix default sim:/schal/* run 20nsrun 20ns 如您所见

浏览 4提问于2015-10-02得票数 3

回答已采纳

1回答

如何在ModelSim* Altera起动器中创建波形*

modelsim、intel-fpga

我在一个类的verilog项目中使用Altera ModelSim 10.1d。我想不出如何正确地运行模拟。根据Altera网站上的指南，我做了以下工作: 1)单击模拟->启动模拟，并选择mux文件；2)单击“Sim”窗格中的Add Wave )，然后单击run。有什么想法吗？

浏览 3提问于2014-03-29得票数 0

回答已采纳

5回答

是否有支持SystemVerilog类的行覆盖的工具/模拟器？

verilog、system-verilog

我有一些SystemVerilog组件的自测试代码，我希望确保我的测试涵盖所有内容，特别是我的类中的失败案例。我所需要的就是行/分支覆盖，就像Java等其他面向对象语言通常使用的那样。

浏览 1提问于2012-08-21得票数 1

回答已采纳

2回答

gtext:指定行数

r、gwidgets

我可以指定高度的gtext()像素，但...如何在文本行数中指定gtext的高度(如html中的textarea ...)？特别是，我只需要一行文本输入字段。与html中的<input type="text">类似，但gtext()的工作方式更像<textarea>。

浏览 4提问于2012-11-28得票数 1

回答已采纳

点击加载更多