如何在Verilog中将特定的数组索引作为输入传递到模块中？

module array_reader (
    input wire [3:0] index,  // 输入索引，假设数组大小为16
    output wire [7:0] data   // 输出数据，假设每个元素是8位宽
);

    // 定义一个16个元素的数组，每个元素是8位宽
    reg [7:0] memory_array [0:15];

    // 初始化数组（可选）
    initial begin
        memory_array[0] = 8'h01;
        memory_array[1] = 8'h02;
        memory_array[2] = 8'h03;
        // ... 其他初始化值
        memory_array[15] = 8'h0F;
    end

    // 根据输入索引读取数组元素
    assign data = memory_array[index];

endmodule

module top;
    wire [7:0] data_out;
    reg [3:0] index_in;

    // 实例化array_reader模块
    array_reader reader (
        .index(index_in),
        .data(data_out)
    );

    initial begin
        // 测试不同的索引值
        index_in = 4'b0000; // 读取memory_array[0]
        #10;
        index_in = 4'b0001; // 读取memory_array[1]
        #10;
        index_in = 4'b0010; // 读取memory_array[2]
        // ... 其他测试值
        index_in = 4'b1111; // 读取memory_array[15]
    end

endmodule