如何解决错误"o规则，使目标“？
要解决错误"o规则，使目标"？，首先需要了解错误的具体含义和背景。根据提供的信息，无法确定错误"o规则，使目标"？的具体含义。但是，我可以给出一般性的解决错误的方法。
- 确定错误类型：首先需要确定错误的类型，例如语法错误、逻辑错误、运行时错误等。不同类型的错误可能需要采用不同的解决方法。
- 查找错误源：通过调试工具、日志分析等方法，定位错误发生的位置。可以使用断点调试、日志输出等方式来帮助定位错误。
- 分析错误原因：一旦找到错误源，需要仔细分析错误的原因。可能是代码逻辑错误、数据输入错误、环境配置错误等。通过仔细分析错误原因，可以更好地解决错误。
- 修改错误代码：根据错误原因，对代码进行修改。可以是修复逻辑错误、更正语法错误、优化代码结构等。
- 重新测试：修改代码后，需要重新进行测试，确保错误已经解决。可以使用单元测试、集成测试、系统测试等方法来验证修复后的代码。
- 预防错误：除了解决已经发生的错误，还需要思考如何预防类似错误的再次发生。可以通过代码审查、使用静态代码分析工具、遵循编码规范等方式来提高代码质量和减少错误发生的可能性。
需要注意的是，由于无法确定错误"o规则，使目标"？的具体含义，以上解决方法是一般性的建议，具体情况可能需要根据实际情况进行调整和补充。
如果您有具体的错误信息或更多背景信息，我可以给出更准确和详细的解决方案。
相关·内容
1回答
我正在尝试根据我在C++上找到的模板为C++项目的源代码外构建设置一个Makefile。但是，由于某些原因，模式匹配的目标$(BUILD_DIR)/$.cpp.o:似乎无法工作，因为我遇到了诸如“没有规则使目标‘构建/soefile.cpp.o’之类的错误。”
这是我的Makefile，删除了一些不必要的细节。请注意，SRCS变量是从其他变量构建的，因为最终我希望使用不同的源文件集支持不同的目标，但目前SRCS只有一个定义，可以在一行中定义。
CXX = g++
RM = rm -f
MKDIR_P ?= mkdir -p
SRC_DIR := ./src
BUILD_DIR := ./bu
浏览 5提问于2016-11-23得票数 1
回答已采纳
我有多个可执行文件使用的公共代码(例如hello.cpp)。我使用一个Makefile来构建它：
EXE=app1.out app2.out
SRC=hello.cpp
OBJ=$(SRC:.cpp=.o)
SRC_MAIN=app1.cpp app2.cpp
OBJ_MAIN=$(SRC_MAIN:.cpp=.o)
all: $(EXE)
app1.out: app1.o $(OBJ)
g++ $< $(OBJ) -o $@
app2.out: app2.o $(OBJ)
g++ $< $(OBJ) -o $@
.cpp.o:
g+
浏览 0提问于2011-01-12得票数 8
回答已采纳
4回答
GNU与许多目标目录
、、、
我必须在现有的Makefile中集成许多HTML文件的生成。问题是HTML文件需要驻留在许多不同的目录中。我的想法是编写一个隐式规则，将源文件(*.st)转换为相应的html文件。
%.html: %.st
$(HPC) -o $@ $<
以及依赖于所有html文件的规则。
all: $(html)
如果HTML文件不在builddir中，make就不会找到隐式规则：*** No rule to make target。如果我像这样更改隐式规则
$(rootdir)/build/doc/2009/06/01/%.html: %.st
$(HPC) -o $@ $<
浏览 6提问于2009-06-01得票数 4
回答已采纳
1回答
我有一个Makefile，如下所示：
BUILD_DIR= $(BASE_DIR)/build
_OBJ := a.o b.o
CLEAN_OBJECTS := $(_OBJ)
.PHONY: clean
create_code:
python ../script/my_script.py
all: create_code $(_OBJ)
$(_OBJ): %.o: %.c
mkdir -p $(BUILD_DIR)
$(
浏览 0提问于2018-08-11得票数 0
我是这个论坛的新手，所以我希望我做得对。
我正在从头开始为一个C项目编写一个Makefile。它在某个时候开始工作，然后我尝试对它进行了一些改进(包括单独的文件夹)，我得到了一个众所周知的错误：“无规则使目标”成为“obj/autoresFonctions.o”，这是“CUR”所需要的。或者类似的，因为它不是用英语和我翻译的。
这似乎很奇怪，因为我期望的规则是使用%.o，并且应该匹配任何一个。因此，我不认为这可能是一个错误。
下面是Makefile：
EXE=prgm
CC=gcc
SRC_DIR=src
OBJ_DIR=obj
INCLUDE_DIR=include
_FICHIERS_
浏览 2提问于2014-04-03得票数 1
回答已采纳
在下面的例子中，当构建all时，目标main-gs-Generalk9-m.o似乎与规则1而不是规则2相匹配。在make 3.81版本中，我认为顺序很重要。即使我将规则2移到规则1之前定义，它仍然是与规则1相匹配的。
什么是正确的方式来编码，并使它按预期的工作？
$(info .FEATURES := $(.FEATURES))
%.o:
@echo "Rule 1 $?"
rm -f $@
cp $*.c $@
main-gs-%-m.o: file1.o file2.o file3.o
@echo "Rule 2"
浏览 0提问于2016-03-24得票数 4
回答已采纳
我知道这件事被问了很多次，我看了几个答复，但不知道出了什么问题。我试图将我的所有对象文件存储在一个构建目录中。在根文件夹中，我有我的Makefile和以下目录: include、bin、build、src和rsrc。我希望将对象文件存储在构建目录中，而可执行文件存储在bin中。这是我的制造文件。
CFLAGS = -Wall -Werror
DIRS = -I $(IDIR) -I $(SRCDIR) -I $(ODIR)
IDIR = include
SRCDIR = src
ODIR = build
DEPS = include/map_reduce.h include/const.
浏览 2提问于2016-09-07得票数 0
我的C++程序由三个文件组成：
两个源文件“main.cpp”和“hellolib.cpp”
头文件“hellolib.h”
我正在为这个程序创建一个makefile。对于我的任务，我需要一个目标('hello')来编译一个可执行文件中的所有源文件。另一个目标('obj')应该将所有'.cpp‘文件编译成对象，并将它们链接到一个可执行文件中。
在运行make时，我更喜欢在一个名为“bin”的单独文件夹中创建对象文件。源文件将位于一个名为“src”的文件夹中。这些文件夹是兄弟姐妹，makefile位于其父文件夹中。
我的makefile工作
浏览 0提问于2018-09-05得票数 0
回答已采纳
我正试图思考为什么Make会使用某种规则来编译我的代码。下面是一个很小的例子：
Makefile
CC := gcc CFLAGS := -O2 -Wno-隐式-函数声明目标:= main1 main2 obj_targets := $(patsubst %，%.o，$( targets )) src_lib := add.c obj_lib := $(patsubst %.c，%.o，$(src_lib)) all：$(目标) %：%.o $(obj_lib) $(CC) $(CC) -static -o $@ -o：=：all :all(add.c%.c，%.o，$(Src_lib))
浏览 4提问于2021-07-08得票数 0
回答已采纳
2回答
只需使用以下框架编写条件Makefile：
TARGET = test
ifeq ($(FOO),y)
$(TARGET):
@echo This is test
$(TARGET)-a:
@echo This is test-a
$(TARGET)-b:
@echo This is test-b
else
$(info FOO is disabled)
endif
当FOO条件为真时，基于目标变量(由一个$(目标)和一组$(目标)-substring组成)的规则集按预期工作：
$ make test
This is test
$ make test-a
Thi
浏览 0提问于2021-04-14得票数 0
回答已采纳
2回答
以下一条规则满足了两个目标：
foo.o foo.h :
build_foo # this makes both foo.o and foo.h
后来，一些目标需要一个，另一些则需要两者：
bar : foo.o
build_bar
baz : foo.h
build_baz
qux : bar baz
build qux
当使用make调用-jN时，如何防止该配方运行两次
浏览 4提问于2016-01-11得票数 3
回答已采纳
如何使GNU在不修改目标文件的情况下将目标视为已修改的目标(没有菜谱体)？
我有头文件，其中包括另一个头文件。
方案h：
//include guard
#include "dependencies.h"
//some actual signatures
和makefile：
program: program.o dependencies.o
g++ -o program program.o dependencies.o
program.o: program.cpp program.h
g++ -c program.cpp
dependencies.o:
浏览 3提问于2015-08-18得票数 1
回答已采纳
2回答
我正在尝试用Raspbian (Raspberry Pi)为我的C程序创建一个Makefile。我的程序由一堆.c和.h文件组成。我看过无数的Makefile，但我就是不明白它是如何处理多个文件的。Makefile中总是有.o文件，但据我所知，目标文件是编译的结果，所以当我试图编译我的.c文件时，我没有任何o文件。
请给我解释一下这是怎么回事。
编辑：
谢谢。所以我试了一下，它开始编译了，但是有错误‘多个定义’。示例：
以下是我的文件：
main.c main.h
calibration.c calibration.h
file.c file.h
frame.c frame.h
gamepad
浏览 0提问于2014-12-11得票数 0
3回答
我希望在linux中编译makefile。这是我的制作文件
FFMPEG_LIBS= libavdevice \
libavformat \
libavfilter \
libavcodec \
libswresample \
libswscale \
libavutil
浏览 8提问于2020-05-30得票数 1
我的makefile有麻烦了：
需要从A.o和B.o创建一个程序X。但是，我在目录中没有创建A.o的文件。目前还没有。我首先需要在目录中的一个文件上运行一个命令，以便为A.o生成所需的文件，并且它必须在makefile中。最好的方法是什么？
我尝试将它作为$(命令)添加到A.O的规则中：
TARGET=programX
OBJS=A.o B.o
all: $(TARGET)
$(TARGET): $(OBJS)
$(LINK) $(FLAGS) -o $(TARGET) $(OBJS) $(LFLAGS)
A.o: files
$(comma
浏览 4提问于2015-07-31得票数 0
回答已采纳
all: exe1 exe2
exe1: obj1
g++ -Wall -Werror -std=c++11 program1.o -o program1 -lgtest
obj1:
g++ -c -Wall -Werror -std=c++11 program1.cc
exe2: obj2
g++ -Wall -Werror -std=c++11 program2.o -o program2
obj2:
g++ -c -Wall -Werror -std=c++11 program2.cc
clean:
rm *.o *.ex
浏览 14提问于2020-04-25得票数 0
我知道，如果没有任何参数调用，make通常会执行第一个目标。但是，如果第一个目标是模式规则，会发生什么呢？这里有一个Makefile，如下所示：
%.o: %.cc
gcc -c -o $@ $<
main: main.o helper.o
gcc main.o helper.o -o $@
根据我对make的理解，只要将其称为w/o，任何参数在这种情况下都可能会导致某种错误，因为就我所理解的默认目标而言，第一个目标如果没有给make任何参数，就没有意义。但是，当我用这个Makefile调用make时，它反而构建了main目标(当然，递归地构建了目标mai
浏览 0提问于2019-02-20得票数 0
回答已采纳
在使用GNU-make时，我的Makefile有一些模式规则如下：
%.o:%.c
gcc $< -o:$@
这条规则是我加的。
但是，当我这样做时，它会给出一个错误，它说没有规则来创建目标%.o，并且没有构建目标。
有时，还有其他的行为。当我说make第一次时，它没有构建目标(它给出了错误地说没有规则来做目标)，但是当我说make立即再次生成时，它确实构建正确。
因此，当我单独指定每个源文件时，它将首次自己构建目标。
编辑:我在Centos上使用GNU(我猜是6.3版本，不确定)。这可能是某个权限/用户id /group id问题吗？
有什么指示来理解可能发生的事情并解决这一问
浏览 6提问于2011-03-01得票数 13
我只想对特定的目标使用include指令。我不想在不需要目标的时候运行其他makefile，因为这意味着生成了不必要的makefile。
那么，有没有办法有条件地使用include指令，它是以目标为条件的？或者以某种方式使include指令成为目标的先决条件。
这是我到目前为止所知道的：
# Flags
INCDIR = $(CURDIR)/include
CFLAGS = -Wall -Wno-overflow -Wno-uninitialized -pedantic -std=c99 -I$(INCDIR) -O3
LFLAGS = -flat_namespace -dynamiclib
浏览 1提问于2012-11-17得票数 19
回答已采纳
1回答
尝试将名为.cc的文件夹中的所有P18298_ca.sub文件编译为P18298_ca.cmp中的.exe文件。我从包含源目录和目标目录的目录中使用make命令进行编译。使错误读到：
创建：*没有规则使目标P18298_ca.cmp/00a5bffb6a4792d7bcaed90ff6d3ca88-WA.exe', needed bymain.exe‘。停止播放。
下面是我使用的makefile代码
CPP_FILES := $(wildcard P18298_ca.sub/*.cc)
OBJ_FILES := $(patsubst P18298_ca.sub/%.cc
浏览 0提问于2013-02-19得票数 0
1回答
我希望make构建目录中的所有.cpp，并跟踪标头更改。我尝试这样做，首先让gcc输出一个带有-MM选项的依赖项的目标，然后将主体附加到将实际调用编译的目标：
OPTIONS = -std=c++11 -Wall
export
all : $(patsubst %.cpp, %.o, $(wildcard *.cpp))
%.o : %.mkt
make -f $*.mkt
%.mkt : %.cpp
gcc $(OPTIONS) -MM $*.cpp > $&.mkt1
echo gcc $(OPTIONS) -c %.cpp > $*.
浏览 0提问于2012-08-13得票数 0
回答已采纳
1回答
这是我的查询
var maillst = (from o in ObjContext.CashDepositCapturings
join m in ObjContext.Merchants on o.MerchantID equals m.MerchantID
join u in ObjContext.Users on o.CreatedBy equals u.UserID
where u.EmailAddress != String.Empty && u.EmailAddress !=
浏览 2提问于2013-02-20得票数 3
我正在尝试将对象文件(.o文件)生成到一个单独的文件夹中。它工作得很好。问题是生成的目标文件没有放到我想要的文件夹中。下面是我的makefile：
OBJDIR :=objdir
SOURCES=$(wildcard ./src/*.c)
OBJS=$(patsubst %.c, %.o, $(SOURCES))
vpath %.h ./src
vpath %.c ./src
optest : $(OBJS)
cc -o optest $(OBJS)
$(OBJDIR)/main.o : add.h mul.h did.h
$(OBJDIR)/add.o : add.h
$(OBJDI
浏览 1提问于2016-08-04得票数 0
2回答
GNU make正在自动删除我的对象文件。我不明白为什么..。我的目标是生成小的测试程序，因此每个源文件都是一个独立的程序，不使用其他模块。 我的makefile是： # This makefile is written for Windows cmd shell
SHELL=C:\Windows\System32\cmd.exe
# FILES
SRCS=$(wildcard src/*.cpp)
BINS=$(patsubst %.cpp,bin/%.exe,$(notdir $(SRCS)))
all:compile
obj/%.o:src/%.cpp
g++ -Wall
浏览 31提问于2019-12-24得票数 1
回答已采纳
2回答
我有这个makefile，我正在尝试写一些测试目标
#This a make file of serial communication driver that i'm writing.
#serial_target would be a target to test this driver isolated.
CC = gcc
DISPLAY_STRING = -DDISPLAY_STRING
LFLAGS =
CFLAGS = $(DISPLAY_STRING)
#mains macros
BUILD_DIR =build
SOURCE_DIR =src
HEADER
浏览 3提问于2016-09-28得票数 0
回答已采纳
TARGETS = a b c d
$(TARGETS) : $($@.c)
$(CC) -c $@.c
$(CC) $@.o -o ../bin/$@
rm -f $@.o
我知道它是如何工作的，这个规则在变量目标上迭代编译.c文件，文件名与它在目标中的对应部分相同。但我无法在曼努尔语中找到这个语法的细节。
我应该参考哪一部分才能更多地了解它？
浏览 15提问于2022-03-14得票数 0
我试图通过一个make文件创建一个对象文件，这个文件将在另一个脚本中调用。
下面是创建对象文件的make文件。
SOURCE_CK = ../SOURCES_COUNTERFLOW/
SOURCES_f77 = $(SOURCE_CK)density.f
#TARGET =
OBJECTS = $(SOURCES_f77:.f=.o)
COMPILE = f77
.f.o :
$(COMPILE) -o $*.o -c $*.f
#$(TARGET) : $(OBJECTS)
# $(COMPILE) $(OBJECTS) -o $@
#del :
# /bin/rm $(OBJ
浏览 1提问于2022-01-06得票数 0
如果在makefile中有以下规则：
$(OBJ)/%.o: $(SRC)/%.c
$(CC) -c -o $@ $< $(CFLAGS)
每个与前缀./obj/和sufix .o匹配的文件都会被传递给%，因此我可以根据它的名称提供一些依赖项。
但是，假设我有这样的规则，我逐个指定我想要的目标：
OBJECTS=abc.o bca.o cba.o
$(OBJECTS): $(SRC)/%.c
$(CC) -c -o $@ $< $(CFLAGS)
如何使%茎在当前目标名称make正在执行时实际工作？仅仅使用%不起作用，$@也不起作用。
请注意，我试图将实际的目标名称
浏览 0提问于2013-01-29得票数 6
回答已采纳
在我的Makefile中，我有以下目标：
%: %.sv
$(VCC) $(VFLAGS) $^
本文捕获当前目录中扩展名为.sv (system )的任何文件。如果我运行以下命令，这将非常有效：
make alu
我为构建模拟C++文件设置了目标，这些文件依赖于上面的特定系统verilog目标：
$(BUILD_DIR)/sim_alu: sim_alu.cc alu | $(BUILD_DIR)
$(CC) $(STD) $(CFLAGS) -o $@ $< -Wall -Wno-sign-compare
当我运行以下命令时，这些操作都很好：
make build/sim_
浏览 3提问于2021-10-26得票数 0
回答已采纳
3回答
因此，我已经用C++编程了近两年，而且我一直很乐意使用带有可爱的项目设置和自动链接之类的IDE (VS)。我总是远离任何需要我通过makefile编译的外部库，或者至少是那些用于linux环境/其他编译器的库。
无论如何，我现在想使用一个超级方便的实用程序(，但它要求我通过makefiles编译，不仅是这样，而且使用g++编译器。
我继续，得到了明明威32制造的实用程序，现在正试图使它开始工作。我现在的处境：
成功安装minGW
成功地称为make实用程序
未能成功地完成该项目。
我得到的错误是：
C：\gen_progs\ph>mingw32 32-make
mi
浏览 0提问于2009-08-06得票数 5
回答已采纳
1回答
在制作手册上说：
在第一阶段，它读取所有makefile，包括makefiles等，并将所有变量及其值、隐式和显式规则内部化，并构造一个包含所有目标及其先决条件的依赖关系图。
我不明白依赖关系图是如何构造的？考虑以下makefile：
%.o: %.z
echo This is overriden implicit rule
default: foo.o
clean:
rm -f fmake test_second
%.o: %.c
echo This is customized implicit rule
在make命令之后
echo This is cus
浏览 2提问于2014-01-08得票数 2
3回答
使用GNU 3.81
我得到的错误是：
make:没有规则使目标"unittest/build/inMessages.o“成为"unittest/build/xlineunittestrunner”所需要的。停止播放。
我在makefile中编写了这样的目标：
$(BUILDDIR)/%.o: %.c
$(CC) $(INCLUDES) $(DEFINES) -c $< -o $@
如果我用% (在$(BUILDDIR)/%.o: %.c中)替换为inMessages，它就能工作。我不知道为什么%不匹配inMessages。
编辑：
我不认为问题是有一些其他规
浏览 3提问于2012-09-25得票数 0
我正在尝试为一个cpp文件制作一个makefile。我试过用谷歌搜索，但我看到的例子都没有帮助……当我输入make时，我总是收到错误。这是我的资料..。
Interpreter: Interpreter.o
g++ -o Interpreter Interpreter.o
Interpreter.o: Interpreter.cpp
g++ -c Interpreter.cpp
当我输入make时，我得到这个错误..."'ake:致命错误:不知道如何使目标`Interpreter.o‘“
我哪里错了？
浏览 1提问于2011-11-05得票数 0
2回答
我试图在Linux和Mac中使用BitCloud构建Atmel v3.2示例应用程序Blink。在Windows中，一切都很好。但在类似Posix的系统中，以下几行不起作用：
all: directories images root_files size
$(OBJ_PATH)/%.o: $(SRCS)
$(CC) $(CFLAGS) $(filter %/$(subst .o,.c,$(notdir $@)), $(SRCS)) -o $@
因此，没有执行编译器，也没有创建对象文件。结果，链接器将显示错误消息，如
avr:错误: All_MegaRf_Atmega256rfr2_8
浏览 1提问于2016-03-15得票数 0
我的Makefile看起来如下：
BIN = bin
OBJECTS = object1.o \
object2.o \
object3.o
HDR = $(OBJECTS:%.o=%.h) header1.h header2.h
MAIN = main.c
CC = gcc
CFLAGS = -Wall -g -std=c99 -fstack-protector-all
LDFLAGS = -lpthread
$(BIN): $(OBJECTS) $(MAIN)
$(CC) $(CFLAGS) $(LDFL
浏览 5提问于2011-10-03得票数 0
回答已采纳
我以为我理解%模式匹配：
%.o : %.c
#...
...was相当于“显式”编写目标规则：
f1.o : f1.c
#...
f2.o : f2.c
#...
(假设这些是唯一的.c文件)
我还知道，为同一个显式目标编写多个规则会导致规则被上次定义的规则覆盖：
r :
#1
r :
#2
(make输出#2)
那么，make到底如何解析下面的Makefile呢？
foo : bar
bar :
#bar
% : %.c
#%
当bar.c是目录中唯一的.c文件(或者没有)时，它会输出：
#栏
如果只有foo和foo.
浏览 2提问于2021-09-05得票数 0
回答已采纳
解决了
我很难让这个简单的makefile正常工作。
这应该将三个源文件NeonAs1.cpp、NeonAs2.cpp、NeonAs3.cpp构建为“obj”文件夹中的目标文件。
这是可行的，但它只尝试构建NeonAs1.cpp，然后在没有错误的情况下完成。
有什么想法吗？
WORKSPACE=../../workspace/
SRC_FOLDER=$(WORKSPACE)/ProjectNeon/
LOCAL_SRC_FILES=NeonAs1.cpp NeonAs2.cpp NeonAs3.cpp
vpath %.cpp $(SRC_FOLDER)
OBJECTS = $(patsub
浏览 9提问于2013-12-01得票数 0
回答已采纳
我正试图将“sub”命令发送到子目录。我有一个带有"top_level“Makefile的父目录和一个带有它自己的Makefile的子目录。
我的父Makefile有一个目标行如下所示：
target%:
make -C sub_dir $(patsubst target-%,%,$@)
我可以在父文件夹中这样做：
使目标-干净&使目标-全部
它将被解释为：
使-C sub_dir干净&&使-C sub_dir全部干净
我想做的是：
使目标
但在这种情况下，我得到：
使-C sub_dir目标
我原以为"patsu
浏览 1提问于2018-07-05得票数 0
回答已采纳
本教程很好地解释了它，而且大部分都运行得很好。以下是本教程中的最终Makefile，其中假设您具有如下目录结构：
root-----Makefile
|-----All source files here.
编译结果将放在root目录中。以下是Makefile：
OBJS := foo.o bar.o
# link
proggie: $(OBJS)
gcc $(OBJS) -o proggie
# pull in dependency info for *existing* .o files
-include $(OBJS:.o=.d) #NOTE THIS
%.o: %
浏览 2提问于2013-05-20得票数 1
回答已采纳
1回答
我正在学习一些关于将一些C代码编译成特定程序集的课程。我决定手动检查生成的程序集，因此我将less something.s作为“测试”规则。
作为一个狂热的新手，我写了这个Makefile：
CODES := a
LESS ?= less
CODES_TEST := $(patsubst %,%-test,${CODES})
.PHONY: all test ${CODES_TEST} clean
all: $(patsubst %,%.s,${CODES})
test: all
%-test: %.s
${LESS} $^
%.s: %.c
${C
浏览 0提问于2019-02-07得票数 2
回答已采纳
我一直很难弄清楚为什么Makefile没有重新编译一些C对象文件，甚至在我编辑了作为这些对象文件先决条件的头文件之后也是如此。
我怀疑我不明白如何处理多个匹配目标的情况。例如，我可以想到三个粗略的例子，按复杂性的顺序增加，这样的混乱就会出现。
案例1:琐碎
.PHONY: blah
blah:
[code to do something]
blah:
[code to do something else]
案例2:一个目标规则比另一个目标规则更具体。
a.out: source.o
source.o: source.c
[commands to build sou
浏览 2提问于2020-11-28得票数 1
当我尝试编译时，在我的一个文件上得到了一个“未定义的对main的引用”错误。我知道这是因为这个文件没有main方法。这只是一些帮助器方法的实现文件，所以我只想把它编译成目标文件，而不是可执行文件。如果我显式地告诉makefile对每个文件做什么，我知道如何做到这一点，但我正在尝试编写一个makefile，它将一次编译我所有的源代码。我尝试使用-c标志，但随后它将我的所有文件编译为仅目标文件，而不是可执行文件。我到底该怎么做呢？这就是它：
CC = gcc
CFLAGS = -g -Wall
SRCS = ./src/server.c ./src/client_slave.c ./src/soc
浏览 0提问于2013-05-29得票数 1
回答已采纳
1回答
我有以下Makefile (简化为忽略不相关的内容)：
BUILD_DIR=./build
OBJS = \
$(BUILD_DIR)/main.o \
$(BUILD_DIR)/common.o \
...
roo: $(OBJS)
$(CXX) -o $@ $(OBJS) $(LFLAGS)
.PHONY: $(BUILD_DIR)
$(BUILD_DIR):
mkdir -p $(BUILD_DIR)/passes
$(BUILD_DIR)/%.o: src/%.cpp $(BUILD_DIR)
$(CXX) -o $@ -c $< $(C
浏览 1提问于2017-07-09得票数 0
回答已采纳
1回答
我不知道如何垂直对齐Bootstrap 5中的旋转指示器。我在这里找到的所有解决方案都是针对Bootstrap 4的，这对我不起作用。这是我的旋转木马指示器标记。
<div class='carousel-indicators'>
<button
type='button'
data-bs-target='#carouselExampleIndicators'
data-bs-slide-to=&
浏览 4提问于2021-12-30得票数 0
我正在尝试改进我在makefile中使用的朴素解决方案(编译目标的单一规则，以及将所有以前的目标链接在一起的附加规则)。我想出了以下Makefile (裁剪)：
.PHONY: clean
BASE_DIR = ../
CC = gcc
CROSS_COMPILE = arm-none-eabi-
CFLAGS =-g -I${BASE_DIR}/include
LDFLAGS =-L${BASE_DIR}/lib -Ttarget.ld -nostdlib
SOURCES = first.c second.c third.c fourth.c
OBJECTS = $(SOURCES
浏览 4提问于2014-05-06得票数 7
回答已采纳
为了了解有关Makefile的更多信息，我正在按照手册进行操作，所以我决定编写代码，并将这个示例( )应用到我的项目的Makefile中。
问题是我对将要生成的目标文件有一个单独的目录，据我所知，隐式规则只会在与目标文件相同的目录中查找相应的.c文件。
我的makefile看起来像这样：
objects = $(addprefix objs/, main.o interface.o \
build.o requests.o parse.o configure.o)
output: $(objects)
gcc -o output $(objects)
objs/ma
浏览 0提问于2016-10-10得票数 6
我现在有以下makefile (我使用的是一个在线教程的例子)，但是我有一些关于这个的问题：
# *****************************************************
# Variables to control Makefile operation
CXX = g++
CXXFLAGS = -Wall -g
test: main.o car.o student.o house.o
$(CXX) $(CXXFLAGS) -o test main.o car.o student.o house.o
objcopy --only-
浏览 0提问于2014-10-30得票数 0
回答已采纳
用于自动prereq的通用Makefile，如下所示：
SRCS := $(wildcard *.c)
OBJS := $(SRCS:%.c=%.o)
DEPS := $(OBJS:%.o=%.d)
$(OBJS): %.o: %.c
$(CC) $(CFLAGS) -c -o $@ $<
include $(DEPS)
$(DEPS): %.d: %.c
xxx
第一次构建ok，生成的.d文件如下所示：
config.o config.d: config.c config.h
然后将config.h重命名为config2.h，并修改config.c：
-#in
浏览 4提问于2020-02-09得票数 0
回答已采纳
1回答
我必须做一个makefile来编译一些东西，但是我遇到了一个问题:当我输入make命令时，我得到了一条错误消息，告诉我其中一个目标没有规则。问题在于使用环境变量到达目标的路径。
以下是Makefile的给定开始：
CC = mipsel-unknown-elf-gcc
AS = mipsel-unknown-elf-as
LD = mipsel-unknown-elf-ld
DU = mipsel-unknown-elf-objdump
SYS_OBJS = reset.o \
giet.o \
common.o \
浏览 3提问于2018-10-18得票数 0
我是Makefile的新手。我必须编写一个Makefile来构建一个共享的libary。
CC =g++
CFLAGS =-fPIC -Wall -Wextra -c
LDFLAGS =-shared
RM =rm -rf
TARGET_LIB =lib/Automat.so
SRC_DIR =src/
LIB_DIR =lib/
DEP_DIR =dep/
SRCS=IFSM.h IState.h ITransition.h FSM.h State.h Transition.h Wildcard.h PrimeTransition.h SingleTransition.h Excepti
浏览 4提问于2013-11-27得票数 1
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
即时通信 IM
实时音视频活动推荐
腾讯云开发者
