首页
学习
活动
专区
工具
TVP
发布
精选内容/技术社群/优惠产品,尽在小程序
立即前往
  • 您找到你想要的搜索结果了吗?
    是的
    没有找到

    走进代码背后的世界,探索开发者的养成之道

    随着数字化、互联网的快速发展,软件正在“吞噬”着世界,并彻底改变各行各业的基本面貌。开发者在中国数字经济中的作用和价值日益凸显。无论是亟需数字化转型的中国金融产业、能源产业、智能制造业、交通产业,还是随着技术不断革新需求越来越复杂的消费服务业,都需要有优秀的开发者帮助解决大量的数字化升级问题。开发者人群正在通过构建工具,使系统更有效、更快速、更易用。随之而来的,开发者人群也正在越来越被互联网以及互联网以外的产业所关注。 那么,一个优秀的开发者应该具备哪些能力?在高压的环境中开发者如何平衡生活与工作?开发者面

    01

    与我们一起,为中国开源人写本“传记”丨《中国开源发展研究报告2022》问卷调研启动

    作者|褚杏娟 今天你用 GitHub / Gitee 了吗? 你关注的开源技术领域是什么? 你在参与开源过程中遇到过什么问题? 你是否想对开源项目的维护者们提出自己的意见? 从去年国内开源理念的深入人心,到今年上半年开源圈的捷报频传,我们正在全面踏入“开源创新”的时代。开源之声,此起彼伏,对于开发者而言,参与开源有什么价值?如何参与开源项目?如何平衡本职工作与开源项目?如何找到志同道合的朋友?怎样才能坚持?怎样才能进阶?基于以上种种思考,极客邦双数研究院 InfoQ 研究中心正式启动关于中国

    01

    xilinx源语 IDDR和ODDR

    该设计元素是专用的输入寄存器,旨在将外部双数据速率(DDR)信号接收到Xilinx FPGA中。IDDR可用的模式可以在捕获数据的时间和时钟沿或在相同的时钟沿向FPGA架构显示数据。此功能使您可以避免其他时序复杂性和资源使用情况。 1)OPPOSITE_EDGE模式-以传统的DDR方法恢复数据。给定分别在引脚D和C上的DDR数据和时钟,在时钟C的每个上升沿之后Q1发生变化,在时钟C的每个下降沿之后Q2发生变化。 2)SAME_EDGE模式-时钟C的相对边沿仍然恢复数据。但是,在负边沿数据寄存器后面放置了一个额外的寄存器。这个额外的寄存器由时钟信号C的正时钟沿提供时钟。结果,现在DDR数据在相同的时钟沿提供给FPGA架构。但是,由于此功能,数据对似乎是“分离的”。Q1和Q2不再具有对1和2。相反,出现的第一个对是对1和DONT_CARE,在下一个时钟周期之后是对2和3。 3)SAME_EDGE_PIPELINED模式-以与SAME_EDGE模式类似的方式恢复数据。为了避免SAME_EDGE模式的“分离”效应,在上升沿数据寄存器的前面放置了一个额外的寄存器。现在,数据对同时出现在Q1和Q2引脚上。但是,使用此模式将使Q1和Q2信号更改的延迟时间增加一个额外的周期。

    01
    领券