用Altera Cyclone FPGA实现quartus的低逻辑电平开启LED和高逻辑电平关闭LED
Altera Cyclone FPGA是一种可编程逻辑器件，它可以通过编程实现各种数字电路功能。Quartus是Altera公司提供的一款FPGA设计软件，用于对FPGA进行逻辑设计和编程。
在使用Altera Cyclone FPGA实现quartus的低逻辑电平开启LED和高逻辑电平关闭LED的过程中，可以按照以下步骤进行：
- 首先，使用Quartus软件创建一个新的工程，并选择目标设备为Altera Cyclone FPGA。
- 在Quartus中，使用硬件描述语言（如Verilog或VHDL）编写一个逻辑电路设计，其中包括一个输入信号和一个输出信号，用于控制LED的开启和关闭。
- 在设计中，使用逻辑门、触发器等元件来实现低逻辑电平开启LED和高逻辑电平关闭LED的逻辑功能。
- 在Quartus中，进行逻辑综合、布局布线和时序分析等步骤，生成逻辑电路的比特流文件（.sof文件）。
- 将生成的比特流文件下载到Altera Cyclone FPGA中，可以使用JTAG接口或者其他下载工具进行下载。
- 连接FPGA开发板上的LED和相应的引脚，确保引脚与逻辑设计中的输入输出信号相对应。
- 上电启动FPGA开发板，观察LED的状态变化，验证逻辑电路设计的正确性。
Altera Cyclone FPGA的优势在于其灵活性和可编程性，可以根据具体需求进行定制化设计。它在数字信号处理、通信、图像处理、嵌入式系统等领域有广泛的应用。
腾讯云提供了一系列与FPGA相关的产品和服务，例如FPGA云服务器（FPGA Cloud Server），可以提供高性能的FPGA计算资源；FPGA开发套件（FPGA Development Kit），提供了开发FPGA应用的工具和环境。具体产品介绍和链接地址可以参考腾讯云官方网站的相关页面。
请注意，本回答仅针对Altera Cyclone FPGA实现quartus的低逻辑电平开启LED和高逻辑电平关闭LED的问题，不涉及其他云计算品牌商的产品和服务。
相关·内容
1回答
我正在尝试设置Terasic Ubuntu16.0桌面SD卡上的覆盖设备树编程的DE1-SoC Cyclone V Terasic的现场可编程门阵列的MSEL到00000我已经使用设备树源socfpga_cyclone5_socdk.dts，socfpga_cyclone5_ghrd.dtsi，socfpga_cyclone5.dtsi，socfpga.dtsi从存储库:内核arm树静态或基本设备树soc_system.dtb位于SD卡的启动分区没有问题。在/proc/ device-tree /soc/上启动后，我可以看到设备树。在socfpga_cyclone5_ghrd.dtsi文件中
浏览 64提问于2020-11-09得票数 1
我正在设计一个464阶FIR滤波器在Verilog上使用在Altera上。我有(我认为是)一个有效的实现；然而，有一个小问题实际上让我非常头疼。基本操作如下:从微控制器发送10位数并存储在数据存储中。然后，FPGA对数据进行过滤，如果数据接近100，则亮起LED1，如果数据接近50，则关闭。当数据既不是100也不是50，或者过滤器还没有填充缓冲区时，LED2是打开的。
在规范中，系数(预先提供的)被乘以2^15，以便将它们表示为整数。因此，我需要将最后的输出Y除以2^15。我已经使用shift实现了这一点，因为它应该是(?)最有效的方法。然而，这条单行使我的逻辑元素数量从没有它的大约11,00
浏览 5提问于2014-03-07得票数 0
给出了在Xilinx FPGA上工作的奇妙的J1 Forth CPU ()。我正试着把它移植到Altera Cyclone II FPGA上。
我很难让Altera双端口RAM的大功能正常工作。从Verilog代码判断，我可以使用两个单端口RAM，而不是双端口RAM吗？
真正的问题是，J1 Forth会在运行时修改自己的代码吗？如果不是，为什么不将双端口内存分为代码内存(由{_pc}寻址)和数据内存(由_st015:1寻址)？
浏览 0提问于2013-10-15得票数 2
我从ebay上买了一个便宜的Altera Cyclone II电路板，并想开始试验。
我创建了一个简单的程序，经过一些研究，我设法编译了它，在闪现到电路板后，编程工具说它是100%完成的。
然而，自从我第一次插入电源以来，主板的行为并没有改变(三个板载LED在闪烁)。
看起来程序还没有加载到电路板上。
我不知道我做错了什么。
有什么想法吗？我对FPGA完全陌生。谢谢
浏览 3提问于2018-11-16得票数 0
我正在尝试将riscv火箭芯片映射到altera cyclone 2 FPGA。我可以从文件Top.DefaultFPGAConfig.v生成符号文件(使用软件Altera Quartus 2)，文件名如TOP、Uncore、Frontend等。我现在遇到的问题是，我不知道如何将它们连接起来，才能得到一个功能正常的火箭芯片。是不是已经有人在altera板上运行火箭芯片了？
浏览 0提问于2016-03-22得票数 1
很抱歉有这么笼统的问题。我有Verilog方面的经验，但是我对FPGA和Quartus II还不熟悉。我使用Quartus II来编译一个设计，看看设计使用了多少逻辑。我学习了Altera的Quartus II快速教程。
然而，经过分析和综合之后，我发现根本没有逻辑利用。只能看到顶部模块的两个输入引脚。
我设计的顶层模块是
RiSC(clk,reset)
当然，编译后，仍然只有两个引脚。
你遇到过这个问题吗？你能给我一些提示吗？该设计包含数百行verilog代码，因此应该有逻辑使用。
谢谢!
浏览 4提问于2013-12-12得票数 0
回答已采纳
2回答
我有Altera FPGA和USB blaster我下载了quartus，但它不能检测FPGA，我尝试了urjtag，它工作得很好。我试着用sudo运行它，但还是一样的。请帮帮忙
浏览 2提问于2012-04-21得票数 2
回答已采纳
是否可以在Qsys (quartus 14.0)中使用altera提供的IP核进行DMA传输？
Altera提供了一个名为的ip核来执行dma传输.但是这个ip核不支持带有1x车道的PCIe Gen1。
演示(ep_g1x1)设计的旋风V阿瓦隆-mm的PCIe包括一个DMA块，是连接在Avalon总线的PCIe ip核。
那么，我想知道是否有可能将数据从这个DMA块写入根复杂(主机)？因为我找不到该怎么做。
浏览 2提问于2015-02-11得票数 0
回答已采纳
非常新的Verilog和FPGA。我无法理解输出到Spartan-6板的过程，需要一个书面的解释。
我所做的只是一个简单的AND门，它输出到一个LED。
module andgate(
input a, b,
output q
);
assign q = a&b;
endmodule
输入开关为SW1和SW2 (均设置为上拉)，输出发光二极管为D1。
程序文件在电路板上运行良好，除了输出是反转的-当没有按下开关时，LED亮起。我知道这是因为需要上拉电阻，但我只希望当两个开关都按下时LED才会亮起。
如何重写代码或重新配置线路板，以便显示所需的输出？
我发现这篇文章
assign q
浏览 0提问于2017-07-20得票数 0
我想我的头衔说明了一切。我正在Altera上的NIOS2处理器上运行一个软件。有没有什么方法来检测软件运行的FPGA是哪一个？
要回答评论中的问题:为什么我在乎我在哪个FPGA上？对于生产，我们使用EPCS控制器的设计来编程所有的东西。这个编程流对Quartus版本不敏感，不像使用Quartus程序员的.jic流。不幸的是，对于新的EPCQ设备，您必须正确编程EPCQ的非易失性寄存器与适当的等待状态和寻址模式，以便FPGA将正确配置。NIOS工具没有这样的能力(使用.jic流的Quartus程序员就是这样做的)，所以我编写了一小块这样做的软件。EPCQ数据表中有一个表，根据FPGA家族和EPC
浏览 5提问于2015-06-28得票数 2
1回答
我需要使用Quartus 16.1为Altera FPGA生成bin文件
我可以生成sof文件，RBF或Jic文件，但我找不到任何地方生成bin文件。
我需要它，因为我们用来升级FPGA的自定义软件使用这种格式，并且没有手册或指南来生成它。
谢谢!
浏览 5提问于2017-05-25得票数 0
2回答
我最近在FPGA上做了一个Altera OpenCl项目，当编译进入quartus_fit时。它需要我的电脑内存的80+% (我有32 of )。大约十个小时后管件就会压碎。拟合应该占用这么多的资源吗？我不知道如何解决这个问题，如果合成成功，quartus fitter能保证完成吗？谢谢
浏览 0提问于2017-11-16得票数 0
我正在使用Cyclone II FPGA芯片对几个PCB进行自动化编程和诊断。理想情况下，我希望使用自己的程序对芯片进行编程，但我可以满足于命令行脚本。是否可以在不使用altera编程器的情况下将.pof文件下载到cyclone II？有没有使用usb-blaster的开源解决方案？
浏览 0提问于2012-07-04得票数 0
回答已采纳
这是我的，这是。
当我在ModelSim中模拟我的VHDL代码时，它工作得很好，但是当我在Quartus中模拟它或上传到FPGA Cyclone板时，发光二极管没有信号。IDK，我该怎么看呢？
浏览 0提问于2012-11-08得票数 1
回答已采纳
我正在尝试用Vxworks6.9从ARM皮层A8中读取现场可编程门阵列(altera cyclone IV)寄存器。
例如
#define My_FPGA_IP_Address_Base 0x00000400
#define mm_avalon 0x25000000
int main(){
vxWorks_read_fromAddr (mm_avalon + My_FPGA_IP_Address_Base) ; //how can I get this on Vxworks
}
有人能帮帮我吗，提前谢谢
浏览 14提问于2017-07-26得票数 0
我想在Quartus中改变'Altera旋风4 FPGA‘上的引脚电压？我改变了它的引脚计划器和电源电压。但是，不幸的是，电压表总是显示“3-3.3V”。
我是不是漏掉了什么。求你了，建议。
浏览 0提问于2020-12-16得票数 1
回答已采纳
1回答
全新的VHDL，熟悉一切。
当按下按钮时，我让我的FPGA打开一个LED (下面的代码)，但是这个按钮必须按下，LED才能继续工作。当按钮被按下和释放时，我希望LED能打开并保持打开(当再次按下时关闭)，但我对这是如何做到的感到困惑。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity ButtonLED is Port (BUTTON: in STD_LOGIC:='1';
浏览 0提问于2018-07-09得票数 3
在Fedora 22 64位中用Modelsim安装Quartus 13.0。运行夸特斯32位，因为我有很多很多问题，否则。然而，我可以启动Quartus，创建一个项目，合成它，启动模拟窗口并配置输入信号。然后，当单击启动Modelsim的按钮时，它将开始执行它的任务，但最终会以
模型was Altera没有被发现。请安装Quartus II安装程序中包含的ModelSim-Altera，或者通过选择“模拟>选项> Quartus II模拟器”来使用Quartus II模拟器。
这根本不是事实。我可以通过运行vsim来启动Modelsim。下面是完整的输出。任何解决这个问题
浏览 4提问于2015-09-14得票数 9
我使用10M50 FPGA通过MIPI-CSI2从摄像头读取数据，但板上的时钟不能足够快地工作。所以现在我正在尝试使用PLL来产生更快的时钟信号。
我使用下面的代码来测试生成的时钟信号是否正确，方法是手动设置v1变量，使我的led每秒闪烁一次。在本例中，PLL (由ALTPLL向导从Quartus IP Catalog生成)设置为接收100 the时钟信号，并应显示400 the时钟信号，但没有任何反应。
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
LIBRARY altera_mf;
USE al
浏览 2提问于2020-04-15得票数 1
1回答
VHDL -连接开关和LED
、、、、
我有Xilinx Spartan6和next VHDL代码：
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity Switches_Leds is
Port (switch_0: in STD_LOGIC;
LED_0 : out STD_LOGIC);
end Switches_Leds;
architecture Behavioral of Switches_Leds is
begin
LED_0 <= switch_0;
end;
下面是我的用户
浏览 49提问于2018-06-09得票数 2
2回答
我一直在研究Verilog与Altera的Quartus II和terASIC DE10董事会的结合，但现在有些意想不到的事情发生了。
为了调试，我通过一个开关驱动一个发光二极管，并在两者之间插入了一个模块：。
模块代码如下所示，变量to_led的值在每次in_clock_counter[0]更改时都会更新。
module in_out (
input [31:0] in_clock_counter,
input from_switch,
output reg to_led
);
al
浏览 3提问于2020-03-27得票数 0
回答已采纳
2回答
我想用OpenOCD运行。无论我需要什么样的文件从quartus，但执行应该由OpenOCD完成。我目前正试图用sof文件来完成它。quartus为程序员使用的那种。
更多的提示闪现它也是受欢迎的。
是与openbcd?一起使用的.sof文件吗？
我的主板是"Altera FPGA学习板EP4CE6E22C8N和USB Blaster程序员“品牌是zrTech。
在Quartus中，这种配置有时用于执行它(sof file)，但也不是每次都能执行。但当它开始运作时，它继续这样做：
，这就是我目前收集到的，似乎很好的东西(除了注释)：
altera_ep4ce6e22.cfg：
int
浏览 1提问于2019-10-28得票数 4
回答已采纳
我正在使用QUARTUSPRINE20.1.1为Cyclone10LP FPGA编写一个更新过程。平台的设计如下所示。
NIOSII用于Eclipse的软件构建工具是根据.sopcinfo文件配置的。NIOSII软核工作正常。
但是，执行Altera提供的HAL函数altera_remote_update_trigger_reconfig(.)不触发用于重新配置的远程系统更新(RSU)。RSU的验证也是用离散逻辑进行的，在那里它工作正常。
我的代码如下所示。
int main()
{
altera_remote_update_state sp;
sp.base = R
浏览 17提问于2022-10-05得票数 1
回答已采纳
我有一个开发板与EP4CE6E22C8现场可编程门阵列。我在Quartus Prime中有以下verilog代码： module Test(out);
output [7:0] out;
assign out = 8'b00111100;
endmodule 引脚规划器已按照原理图所示进行了配置。问题是0打开LED，1关闭LED。我认为这是一种奇怪的行为，因为典型的行为是1=on和0=off。 有没有人知道是否有任何选项(在pin planner、quartus prime或其他任何地方)来改变这种行为？ 谢谢。
浏览 22提问于2020-12-10得票数 1
回答已采纳
我想把计算机视觉应用于一辆自动驾驶的汽车上，通过在现场探测光源(LED)来定位自己。我有一个Altera FPGA和一个Raspberry PI。这两个都将与相机连接。通过对FPGA的研究，我了解到，如果对硬件进行正确有效的编程，它比微控制器速度更快、功耗更低。这可能是个问题，因为我对电气工程知之甚少，而且实际上是一名软件工程师。我的问题是，使用FPGA是否明智，或者仅仅使用Raspberry PI来检测光源，以及FPGA的使用是否真的提供了一个“更好的系统”。
浏览 2提问于2016-02-15得票数 0
我正在学习Verilog与Altera's (现在的英特尔) Quartus /w和DE0_Nano Cyclone开发板。我有Charles等人的书“使用Verilog的数字系统设计”，这似乎在Verilog模块级别非常好。我还查看了许多在线教程，并且我有一个使用单个Verilog文件工作的项目，就其本身而言，这是很好的。
我缺少的是如何将一个项目分成多个层次的Verilog源文件，并且找不到任何指导。我只希望层次结构的顶层文件在Quartus项目的.bdf文件中实例化顶层模块(项目的顶层像电路一样绘制)。
有人知道怎么做吗？我认为简单地将较低级别的文件包含在顶层的Verilog文件
浏览 4提问于2017-01-05得票数 0
我对标准外卖有异议。我正在生成一个Altera QuartusII进程，它使用其内置的tcl解释器执行一个Tcl脚本，然后退出。
当我从Windows上的命令提示符和/或Linux上的bash运行该进程时，stdout顺序如下所示：
Synthesizing
... lots of quartus_map and quartus_cdb messages ...
Fitting
... lots of quartus_fit messages ...
但是，当我使用Qt的QProcess生成进程并在进程完成时读取完整的stdout缓冲区时，顺序如下所示：
... lots of quartu
浏览 4提问于2014-04-09得票数 2
回答已采纳
1回答
我是FPGA和电路板开发的新手。本学期，我学习了Quartus II、VHDL和FPGA。我已经上传了几个基本的设计到上，上面有一个EP2C35F672C6N FGPA。但是，每次我给电路板通电时，我都必须重新下载配置。我想知道是否有人可以解释一下什么样的Altera，类似于EP2C35F672C6，在新的配置上传到电路板之前，一旦设置就会保留它们的配置。
此外，我还从Altera购买了一块EP2C35F672C6芯片。然而，由于我的DE2板上的现场可编程门阵列似乎被熔化在它上面，所以我没有看到一种方法来使用我当前的电路板对其进行编程。他们的特殊电路板可以用来配置独立的FPGA吗？谢谢。
浏览 0提问于2013-04-09得票数 0
回答已采纳
我想我的Quartus坏了，但我希望是语法错误( 向右看)。我从窃取了这段代码，由于它不工作，我希望有人知道在Quartus中检查什么才能编译它。
代码：
class C;
int x;
task set (int i);
x = i;
endtask
function int get;
return x;
endfunction
endclass
错误：
错误文本：
Error (10170): Verilog HDL syntax error at enable_logic_tb.sv(42) near text: "class"
浏览 1提问于2017-11-09得票数 1
所以我刚开始使用FPGA，目前我正在使用Altera 1板和Quartus II软件，并将其用于硬件项目。所以我的问题是，我有一个包含0和1的二值图像数据的.txt文件，怎样才能最好地将这些数据加载到FPGA上的寄存器中进行进一步的计算。用SDRAM？罗姆？
我目前正在用verilog编写代码，并在前面使用了verilog文件I/O语句，但我在某个地方读到了它显然不能用于合成的地方。所以对我来说最好的方法是什么。任何建议都是欢迎的。谢谢:)
浏览 5提问于2013-08-22得票数 1
回答已采纳
我正在尝试安装一个从互联网下载的应用程序(这是一个相当大的站点- 阿尔特拉，所以我不认为问题在于安装文件)。在终点站我跑了
sudo ./install
并在此过程中遵循指示。然后出现一个错误并停止进程，告诉我我没有足够的磁盘空间(它说我没有3.5 Gb的空闲空间，但我有30 Gb的空间)。看上去像这样
------------------------------------------------------------
Cyclone II 12288k
-------------------------------------
浏览 0提问于2016-11-24得票数 1
回答已采纳
我知道高级异步重置可以实现如下所示：
always@(posedge clk or posedge rst)
begin
if (rst==1)
但是如何实现后缘异步复位，这意味着瞬间复位边的出现，中的逻辑总是会立即阻止复位？
我写的逻辑如下：
always@(posedge clk or posedge rst)
begin
rst_pre<=rst;
if(!rst_pre && rst) // to test if rst is posedge
//execute reset logic here...
但问题是，始终阻塞是以意想不到的高频率
浏览 5提问于2020-09-02得票数 0
我试图使用英特尔提供的tcl脚本运行IntelFPGA的示例设计。它报告了在读模式下打开单元文件"blabla“的错误(vlog-7)。没有这样的文件或目录(errno = ENOENT)。我找不到错误。然后我尝试了我以前使用过的一个modelsim项目，它曾经工作过。我得到了同样的错误！有什么问题吗？
在tb_run.tcl开始时(从命令行MODELSIM> VHDL 2008 do tb_run.tcl运行)，这个tb_run.tcl文件是由quartus示例生成的
global env ;
# set QUARTUS_INSTALL_DIR "$env(QUART
浏览 1提问于2019-06-25得票数 1
很抱歉标题不清楚，因为我不知道如何用一句话来描述它。 这就是我的问题，我正在尝试用altera EPM240T100套件制作一个8x8的led矩阵，它可以通过串口显示文本。当文本传输到altera套件时，有一个按钮激活led矩阵。按钮与led相连，当按下按钮时，led将处于打开状态。但这是我的问题，在工具包编程后，即使还没有按下按钮，led矩阵也会立即显示出来。而led，只有当我按下按钮时它才会激活。我想我混淆了按钮的状态，我试着将按钮的状态从button = '1'改为button = '0'，但除了led的状态被颠倒外，什么也没有改变。 我的代码如下所示：
浏览 20提问于2019-04-22得票数 0
回答已采纳
1回答
是否可以对USRP2的发光二极管进行软件编程？
目前，我正在使用中断机制(使用IRQ)，并在固件中读取这些中断。
我正在寻找一种方法，如果我可以在FPGA代码中编程LED。
我知道LEDS有一些预定义的功能。我可以使用没有使用的LEDS。
谢谢基兰
浏览 1提问于2011-09-03得票数 0
我在atmel studio上写了一段代码，用来在13号引脚上闪烁一个led，上传了xloader的代码后，mega的内置led开始闪烁。我在我的mega上上传了fade代码，内置的led在闪烁而不是led。我该怎么办？我用的是arduino mega 2560。
int main(void)
{
DDRB=0b00000000;
while (1)
{
PORTB=0b10000000;
_delay_ms(1000);
PORTB=0b00000000;
}
}
浏览 2提问于2019-10-06得票数 0
我正在尝试使用Uno的4个引脚对9个LED进行charlieplex。我可以点亮一个单独的LED，但不知道如何同时点亮多个LED。CAn有谁能解释一下正确的方法吗？ 我在Tinkercad网站上有一个正在开发的版本：https://www.tinkercad.com/things/4vsov86j8ca-charlieplexing-2/ 下面是我的代码： const int UPPERPIN = 13; //upmost pin
const int LOWERPIN = 10; //lowest pin
void setup()
{
}
void loop()
{
/
浏览 9提问于2019-12-08得票数 0
回答已采纳
我有一个Quartus II项目被配置为与Cyclone II一起使用，我还有一个正在尝试使用模拟工具进行调试的设计。如果我能在我的设计中的每个符号块后面插入输出引脚，以查看我搞砸了哪里，那就太好了，但是如果我这样做，Quartus会抱怨它不适合设备上的设计。我该如何克服这个问题呢？
有没有一种方法可以创建某种通用项目，而不是绑定到设备，这样我就可以测试逻辑了？
浏览 2提问于2017-04-21得票数 0
我正在DE10-nano板上使用Linux软件，我需要对默认的FPGA配置执行一个小的修改(在GPIO线上添加下拉菜单)。
用户手册指向DE10-Nano System CD\Demonstrations\ FPGA \Default作为默认项目，该项目假定生成出厂的FPGA配置。
我编译了它，将SOF转换为RBF，并将RBF放在SD卡上以供U-Boot加载。
U-Boot程序FPGA (我得到橙色LED灯亮起)，然后无法加载Linux设备树(我得到错误:没有找到通过COM端口的cmdline扁平设备树消息)，尽管相同的设备树文件在SD卡上的相同位置。
我使用的Quartus项目是正确的吗？
浏览 13提问于2019-07-22得票数 2
1回答
我想知道，如果我的LPM_DIV板是5CSEMA5F31C6NDE1-SOC，我可以在一个项目中生成多少个(Altera除法器)。
我打算做一个项目，在这个项目上，我必须通过许多在同一时间(同一时钟)工作的除法器来处理数据，总数从4到4096不等。我想知道这在FPGA中是否可行。
PD:一位朋友告诉我，产生这么多的除法器实际上是可行的，但只是在仿真中，而不是在FPGA中进行合成，Quartus II会给我一份报告，上面写着我需要多少个逻辑门来完成这个要求。
浏览 4提问于2016-11-17得票数 1
回答已采纳
2回答
我正在开始一个项目，并想利用一个具有硬处理器的FPGA。
我正在寻找zynq-7000和旋风V SoC，尽管我对建议持开放态度。我的背景主要是微控制器的C/C++/asm开发，没有FPGA的经验。我的大部分经验是使用开源工具(gcc工具链，make，cmake，gdb/openocd，vim作为编辑器)和一些jtag调试器进行flashing/debugging。
通过一些研究，我似乎选择了Xilinx工具(Xilinx SDK / Vivado)或Intel工具(Quartus II)。
至于arm方面，我想知道是否有人可以提供一些关于如何继续使用我熟悉的相同工具(即非专有工具)的指导。对于
浏览 5提问于2020-04-25得票数 0
1回答
我有一个连接到UART接收器的VHDL组件。uart有两个输出信号，一个用于接收的字节，另一个用于在字节接收完成时设置为1的标志。
我已经写了下面的模块，它应该为每个新的字符增加一个计数器，并显示它点亮一些leds。
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
use ieee.numeric_std.all;
entity test is
port (
clk : in std_logic;
rst : in std_logic;
ena : in std_logic;
rx : in std_logic;
led0 : ou
浏览 5提问于2018-06-15得票数 0
1回答
我正在尝试为FPGA编程编写verilog代码，在这里我将实现一个VGA应用程序。我使用Quartus II和Altera DE2。
目前，我的目标是在编译过程中获得一个640x480 rgb映像(方法并不重要，只要它工作并且是有效的)。我想出的最佳解决方案是使用matlab将图片转换为rgb十六进制文件，并使用$readmemh将它们输入寄存器。
但是，正如这里所讨论的：
它花费了太多的时间，显然没有办法避免这种方法。如果这只是时间，但也有尺寸问题，640x480几乎花费了大部分的免费空间。
我希望的是一些系统功能或可变类型的verilog，它将以不同的方式获取和存储图片，这样大小就不再是问
浏览 14提问于2015-05-24得票数 2
回答已采纳
现在，我正在尝试place-routing on when，但当我在web上搜索时，我总是看到关于quartus路由的学费。出于好奇，我试着找出它们之间的区别。然而，目前还没有确切的答案。但是当我移动这两个工具的布局时，我感觉quartus的布局看起来像是在一个稳定的芯片上制作。但是相遇会给我更多习惯的感觉。因此，我认为quartus for FPGA会遇到ASIC。我说的对吗？如果没有，请告诉我确切的故事。
浏览 2提问于2014-03-21得票数 0
1回答
我使用的是带有Altera Cyclone IV FPGA的de0-nano板。我的设计分为硬件部分和软件部分。硬件部分是使用运行软件部分的Nios II cpu来实现qsys项目。qsys项目有一个双端口内存。一个端口连接到cpu，另一个端口被导出，以便硬件可以对其进行写入。我的设计并没有像我想要的那样工作。我不知道是因为硬件还是软件的原因，所以我想通过另一种方式读取内存，我不知道我可以使用哪种工具。如果有人能帮我..。
浏览 2提问于2014-08-28得票数 0
我正在使用Xavier AGX，在启动时我在我的dmesg上发现了以下输出： [ 0.963531] mc-err: mcerr ops are set to t19x
[ 0.971308] iommu: Adding device 2600000.dma to group 57
[ 0.978632] GPIO line 490 (pcie-reg-enable) hogged as output/high
[ 0.978710] GPIO line 289 (pcie-reg-enable) hogged as output/high 然而，在设备树(tegra
浏览 160提问于2020-04-29得票数 0
回答已采纳
2回答
在输入阅读方面，我面临着一个非常困难的问题。
我只是想使用一个按钮来激活几个led，但是我不知道为什么当我按下这个按钮时，特定的端口不改变为0到1。
我已经看到它可能与模拟相关，但我把它变成了数字
PIC16F18875Using Mplabx v5.40
这是代码
#define _XTAL_FREQ 4000000
#define button TRISDbits.RD7
#include <xc.h>
ledLoop(void){
char run = 1;
while(1){
if(PORTDbits.RD7==1){
浏览 1提问于2020-08-29得票数 0
回答已采纳
3回答
我编写的一些VHDL代码遇到了一些问题(如果您好奇的话，请参阅我的另一个问题：)。我需要一些方法来看看我的变量发生了什么。我所读到的一切似乎都表明我应该能够使用'report‘语句来查看一些输出，但是我所读到的任何东西都没有告诉我在哪里可以看到的输出。
所以我的问题是：
我正在编写VHDL代码并编写Altera DE2 FPGA板.我是否可以使用report语句获得一些输出，如果可以，如何获得输出？目前我正在使用Altera的Quartus II软件。我试着安装ModelSim，但是学生版似乎无法在Windows 7上工作(我甚至不能让安装程序出现在Windows 7上)。运行安装程序
浏览 3提问于2011-07-26得票数 9
我正在编写C代码，在Cyclone中编写Altera系统。Nios II系统用于控制Quartus中用VHDL编写的一些定制的FPGA块。
在vhdl块"a“中，”数据“的定义如下，其中共有14位，msb为符号位，以下7位为整数，最后6位为小数。
data <= to_slv(resize(scale*to_sfixed(in, 0, -11), 7, -6));
“标度”是指任何数字表示的峰值，"in“是一个正弦波形。“数据”是Nios II的输入。
在C代码中，最初，我使用下面的C代码从vhdl块读取数据：
int16_t data=0;
data = IORD_A
浏览 0提问于2015-06-08得票数 0
1回答
我通过XC8编译器将PIC16F88用于我的项目。
我试图实现的是用4个按钮控制4个LED，当你按下一个按钮时，相应LED的占空比增加了10%。当您按下RB0上的按钮时，它会增加RB4上LED的占空比，以此类推。每个LED都是独立的，因此它可以有不同的占空比。
问题是，我使用的PIC在RB0或RB3 (使用CCPMX位)上只有一个脉宽调制模块。
经过一些研究后，我决定实现软件PWM有四个不同的通道，每个通道将控制一个占空比，但我发现的大多数来源都没有提供任何如何做到这一点的解释。或者有没有办法将PWM镜像到多个引脚？
提前谢谢你帮了我一把。
浏览 2提问于2016-04-13得票数 0
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
实时音视频
即时通信 IM活动推荐
腾讯云开发者
