2回答
用python实现8位加法器
、、、、
我用python实现了一个8位加法器，如下所示： from gates import AND, OR, XOR return (s_out, int(carry_out)) 令我吃惊的是，“门”会延迟求值，所以除非我调用int()，否则它不会返回1/0，而且看起来在一个8位加法器中有大量的门我是在进位/值输出计算中的某个地方(或冗余)犯了一个错
浏览 55提问于2020-03-25得票数 2
回答已采纳
1回答
Stata有一个有用的梯子/加法器，用于计算或绘制多个转换。我想知道是否有一种方法可以用Pandas/Python实现类似的功能？
非常感谢!
浏览 3提问于2018-03-11得票数 3
回答已采纳
晚上好，我正试图用vhdl实现一个8位的全加器，但为此我需要使用8个完整的1位满加法器。我知道如何做8位全加器，但我不知道如何使用8位全加器。= num1 and carry_in;carry_out <= S1 or S2 or S3;基本上，我需要使用1位加法器来实现一个完整的8位加法器.我已经实现了完整的1位加法器，但我不知道如何使用它形成一个8位<em
浏览 0提问于2018-06-21得票数 0
回答已采纳
它是关于软件设计的，示例原型在python中：总的来说，我不知道这个软件设计是否能很好地解决我的问题，或者我是否缺少一个非常基本和简单的概念。
浏览 4提问于2019-10-09得票数 1
回答已采纳
我正在实现一个用Java代码抽象的8位加法器。该8位加法器由8全加法器电路构成.对于那些不知道全加器是什么的人来说，这是一个计算2位和的电路。我的意图是使用一个for循环来添加每个加法器2，8位输入的对应位，以便每次for循环迭代时计算8位结果的一个新位。
是否可以使用位移位将每次迭代的新计算位存储在保存8位结果的变量中？
浏览 3提问于2014-12-16得票数 0
我很容易理解这本书，但不是认为Verilog已经有了这个+、-、*甚至/来进行除法，为什么这么费劲地用卡诺和加法器波纹进位加法器等来实现它呢？
浏览 5提问于2016-01-15得票数 1
回答已采纳
1回答
我编写了一些vhdl代码，其中包含了半加法器的实现。这是几行代码，没有bug。
当我用ghdl编译它时，它会为相应的vhdl文件生成.o文件。
浏览 4提问于2011-09-17得票数 2
2回答
我刚刚完成了1位加法器的vhdl代码，但我在写4位加法器时遇到了麻烦。这就是我到目前为止所得到的，如果有人能给我指出正确的方向来查找什么，那就太棒了！
浏览 1提问于2013-09-14得票数 1
我不太理解的一件事是，在实现和/或模拟视图中，它只在RCA的下拉树中显示一个fullAdder模块。它应该显示8吗？或者这不是这样的吗？
浏览 11提问于2016-09-11得票数 0
回答已采纳
我找到了一个神经网络的TensorFlow实现，它的精度我想要评估()。我希望在使用这个网络的各种例子中运行推断--但是，我希望这个网络使用我的近似加法来执行任何必要的添加。我可以使用它来实现我的近似加法操作。
不幸的是，它并不像复制和粘贴所有tf.add实例那样简单。从ReLU操作到conv2d层，所有的加法都会被使用，我需要确保推理中使用的所有加法器都是用加法器完成的。
浏览 0提问于2019-10-30得票数 0
回答已采纳
我在Rust中实现了一个波纹进位加法器。该函数采用并输出1、S和0s的字符串。
如何根据更好的锈蚀编码实践和API设计来改进这一点，并使其更加健壮？
浏览 0提问于2023-03-23得票数 9
2回答
我需要用VHDL实现这个电路，但是我找不到合适的算法，因为我需要它来设计逻辑模式。我知道我肯定需要一个4位加法器和一些寄存器来存储值。我试图用移动平均原理来理解这个问题，但它根本不起作用。
浏览 1提问于2012-11-18得票数 0
回答已采纳
1回答
我知道这样做似乎很奇怪；我的用例正在迭代IP范围，我更愿意这样做，而不必实现我自己的base 256加法器。
浏览 9提问于2015-02-09得票数 0
回答已采纳
2回答
大规模VHDL模块化技术
、、、
我正在考虑用VHDL实现一个16位的CPU。一个简单的CPU。ADD，MULS，NEG，BitShift，JUMP，相对跳转，BREQ，lines>，我不知道这些lines>可能都只处理16位操作数。使用一些状态寄存器，进位，零，负(除非我使用累加器)，
我知道如何设计逻辑门的所有部分，并计划从第一原则开始构建它们，所以对于我的算术逻辑单元，我需要‘构建’一个ADDer，可以证明是一个进位前视，群加法器，这个加法器本身是由几个部分组成的，而这些部分本身是由几个部分组成的。
浏览 0提问于2010-05-23得票数 1
回答已采纳
我正在构建一个2位数的BCD加法器，只使用一个模块。我对verilog非常陌生，所以我不知道我是否在某些作业上犯了错误，但是模拟不会输出任何答案--它只会给我输出的X错误。
浏览 4提问于2020-02-20得票数 0
回答已采纳
我写了8位加法器的代码usign 4位进位超前加法器。我使用端口映射实例化了4位caryy look加法器。但我认为我对端口映射的看法是错误的。
浏览 1提问于2015-04-30得票数 0
2回答
我在python中实现了8位加法器。我实现了将int转换为二进制的函数： bits = [False]*8 while num >= 1:
if
浏览 6提问于2012-10-13得票数 0
回答已采纳
我想知道用函数式编程语言(在本例中是Haskell)实现以下问题的最佳方法：使用初始的f和第一个元素执行b，用函数的输出修改b和元素，并对下一个元素重复。
浏览 6提问于2017-01-23得票数 0
回答已采纳
2回答
我在谷歌上没有找到这个，所以这里是这样的：assign c = a + b;
assign f = d + e;
顺便说一句，我是用SystemVerilog和Synopsys DC编译器编写的，但如果有人听说过在其他编译器上实现这一点的指令，我洗耳恭听。
浏览 5提问于2013-03-13得票数 1
云服务器
ICP备案
对象存储
实时音视频
云直播
腾讯云开发者
