我是Verilog的新手,我不断地得到这些编译错误。我搜索了错误,但没有得到答案。这是我的代码和错误。(negedge axi_clk & first[1]) begin first=2'b00; end
我的错误错误:HDLCompiler:806-“K:/最终项目/代码/v2/input_ARCELER.v”第252行:“前沿
构建成功,没有错误,但在运行时我得到的是Uncaught TypeError: Object(...) is not a functionlet如果我使用Rollup运行相同的源代码构建,则不会出现运行时错误。我应该查看/查找哪些相关的WebPack (或mby TSC)配置。我不知道这个问题的正确名称,所以我坚持用谷歌搜索它。