腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(5516)
视频
沙龙
1
回答
如何在多处理系统中处理缓存命中优化
、
、
、
考虑提供CPU
高速缓存
线对齐的编译器选项以实现更多的
高速缓存
命中。但在多线程或多处理系统中,保证优化代码的
高速缓存
使用将在运行时获得预期的
高速缓存
使用,而其他进程或线程也使用相同的
高速缓存
。
浏览 14
提问于2018-02-10
得票数 0
2
回答
在这种情况下,缓存一致性如何影响性能
、
、
、
、
当然,在这种情况下,
高速缓存
一致性协议将更新核B的
高速缓存
,因为X已经被核A修改,当然,这种
高速缓存
一致性将减慢在核B上的执行。然而,假设变量X驻留在其
高速缓存
中,这种
高速缓存
一致性也会影响核A的性能吗?
浏览 1
提问于2012-04-08
得票数 7
回答已采纳
1
回答
是什么使两个数组映射到同一缓存行?
、
、
for ( i =0; i < 2; i++)dst[j][i] = src[i][j]; 对于具有8字节
高速缓存
线和总
高速缓存
大小为16字节的
高速缓存
,回答键说:“请注意,每个
高速缓存
线正好持有阵列的一行,
高速缓存
大小正好足以容纳一个阵列,并且src和dst的第i行映射到相同的
高速缓存
线。”因为第一
高速缓存
线被逐出并用dst替换,所以它也未命中,而不是src仅具有for和1。为什么缓存没有驱逐第二个缓
浏览 33
提问于2018-06-04
得票数 1
1
回答
MESI协议监听实现问题
、
、
当两个核心具有相同的数据并且
高速缓存
线处于状态S时,意味着它们都具有干净且相同的数据。在t=0,核心1写入
高速缓存
线,核心1将切换到M(修改),核心2最终将处于I(无效)状态。假设
高速缓存
2知道
高速缓存
1更新了
高速缓存
线需要5秒。 假设在t=2,内核2写入相同的
高速缓存
线并切换到M状态。来自核心2的这个写入动作将在t=7 (2+5)被通知给核心1。然后核心2需要在t=5使
高速缓存
2无效,核心1在t=7使这条线无效,现在这两条线都无效,由核心1和核心2写入的数据丢失。这显
浏览 28
提问于2019-02-10
得票数 0
1
回答
C#中的缓存模拟
、
、
、
、
用户输入块大小、
高速缓存
大小和用于在
高速缓存
中放置块的二进制数。 在块放置之后得到的
高速缓存
线将被显示在html表中,并且整个
高速缓存
的块排列也应该被显示。
浏览 2
提问于2013-04-01
得票数 2
3
回答
FIFO缓存与LRU缓存
、
、
、
如果
高速缓存
需要空闲空间,则不同于其它条目(例如,如果'a‘- 'v’- 'f‘- 'k’是
高速缓存
中的条目,并且'a‘是最旧的条目,则如果
高速缓存
将需要空闲空间,则
高速缓存
将删除'a’)。
浏览 1
提问于2013-03-27
得票数 13
回答已采纳
1
回答
如何更改英特尔icc编译器的
高速缓存
写入策略
、
、
、
在使用英特尔编译器时,是否有办法更改
高速缓存
写入策略。我发现英特尔酷睿i7处理器一级
高速缓存
是一个写回
高速缓存
。 我的问题是:有没有可能调整编译器,使其将缓存策略从写回改为直写?
浏览 2
提问于2012-06-29
得票数 2
回答已采纳
1
回答
计算机体系结构:
高速缓存
传输分析
、
、
给出了一个容量为2 MByte (1M字节= 2^20字节)、块大小为128字节的8路组关联二级数据
高速缓存
。高速缓冲存储器通过共享的32位地址和数据总线连接到主存储器。CPU正在执行加载字指令b)在
高速缓存
未命中的情况下,有多少用户数据从
高速缓存
传输到CPU?
浏览 1
提问于2014-11-21
得票数 0
1
回答
缓存查找决策基于虚拟或物理地址
、
、
、
当TLB命中时,则意味着物理pfn的虚拟地址驻留在
高速缓存
中,或者数据驻留在
高速缓存
中 请提供一些指针,以便详细了解
高速缓存
浏览 0
提问于2017-07-24
得票数 0
2
回答
处理器如何获取
高速缓存
线?
、
、
、
当处理器预取数据的
高速缓存
线时,它是从该地址预取到字节数,还是从该地址预取到
高速缓存
线的一半并向后预取到
高速缓存
线的一半? 例如,假设
高速缓存
线是4个字节并且从地址0x06预取。
浏览 1
提问于2013-09-11
得票数 2
1
回答
全关联
高速缓存
偏移量
、
、
在处理32位地址和全关联
高速缓存
架构时,我们是在将地址与
高速缓存
的标记进行比较时去掉地址的偏移量,还是将完整的32位地址与
高速缓存
中的标记进行比较?
浏览 0
提问于2015-11-15
得票数 1
2
回答
获取特定区域的字符串
、
需要获取数据:c
高速缓存
/L1-缓存-太好--------[ 好吗 ]---------------------------------------版本 V1.24 类型
浏览 1
提问于2019-06-15
得票数 1
回答已采纳
4
回答
L1/2缓存问题
、
、
每条L1/L2
高速缓存
线能否
高速缓存
主存储器数据字的多个副本?
浏览 4
提问于2009-05-19
得票数 1
回答已采纳
1
回答
不可预知的行传输
我们注意到,当设置从用于查找转换的
高速缓存
模式下的无
高速缓存
和部分
高速缓存
更改为完全
高速缓存
时,只有完全
高速缓存
产生传输到数据库的完整150行计数的结果,而发送到作为输入发送到查找转换的150行。
浏览 2
提问于2015-05-06
得票数 0
2
回答
关于典型程序中TLB和Cache的不同之处
、
、
、
一个典型的有20%的存储器instructions.Assume有5%的数据handle.Assume未命中,每个指令需要100个周期来执行每条指令需要1个周期来执行,在
高速缓存
中的每个存储器操作1个周期,10%的数据访问是
高速缓存
未命中每个
高速缓存
未命中是15个周期,那么执行1000条指令需要多长时间。
浏览 4
提问于2014-02-09
得票数 0
1
回答
分别缓存每个元素。
、
存在任何方法来分别
高速缓存
每个元素,而不是将元标签给予完整的html标签,每个page.Like标签具有其自己的
高速缓存
控制属性。
浏览 1
提问于2015-04-09
得票数 0
2
回答
MESI协议-是什么在原子操作期间将缓存线保持在独占模式?
、
、
、
、
我正在阅读一些关于
高速缓存
一致性的MESI协议的内容。我已经读取了x86-64中原子操作,例如XCHG在独占模式下访问缓存线。但是根据该协议,如果另一个内核对该
高速缓存
线中的存储器位置进行读取或写入,则该
高速缓存
线可以转变为共享或无效状态。那么,当内核执行原子操作时,这种情况会发生吗?它是如何预防的?
浏览 53
提问于2021-07-24
得票数 1
回答已采纳
1
回答
优化缓存未命中的合并排序
、
假设
高速缓存
的大小为1 KB,
高速缓存
线的大小为64。进一步假设
高速缓存
被组织在完全关联的manner.Compute中,当对数组应用合并排序算法时,
高速缓存
未命中的数量。
浏览 0
提问于2020-04-29
得票数 1
1
回答
测量缓存线利用率
、
、
、
我所说的
高速缓存
线利用率是指在驱逐
高速缓存
线之前读取或写入的
高速缓存
线字节的分数。我的目标是运行Linux的Intel CPU。度量不一定要来自物理CPU本身。像valgrind使用的模拟也很好。
浏览 1
提问于2015-11-10
得票数 1
1
回答
缓存颠簸,一般帮助理解
d(max), e(max); a(i) = b(i)*c(i) + d(i)*e(i);上述问题可以
浏览 0
提问于2014-02-04
得票数 3
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
什么是工控机CPU高速缓存
高并发、低延迟之玩转CPU高速缓存
外部高速缓存SDRAM的基本读写流程
整合计算和高速缓存功能,SK 海力士探索 HBM4E 新封装方案
超详细的oracle DB体系结构图 一
热门
标签
更多标签
云服务器
ICP备案
对象存储
实时音视频
云直播
活动推荐
运营活动
广告
关闭
领券