腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(1915)
视频
沙龙
1
回答
Emacs
从
缩进
中
排除
关键字
(
Verilog
)
、
、
我在使用下面的
emacs
缩进
选项时遇到了问题我想将其设置为4,以申请1行if-else,for,case ..等 但是当我这样做的时候,它
缩进
了module
关键字
。我可以
排除
"module
关键字
“吗?或者有更好的方法吗?
浏览 37
提问于2021-03-03
得票数 0
2
回答
我刚开始在系统
Verilog
中使用
Emacs
24.3.1,我想修复一些默认行为
、
具体地说,我想保留语法格式,但关闭自动
缩进
和分号后的自动换行。如果能帮上忙我会很感激的。
浏览 2
提问于2014-06-27
得票数 0
1
回答
修改
verilog
模式
缩进
、
、
、
、
我试图让
verilog
模式使用2个空格
缩进
所有内容,但decl和always除外。这是我添加到我的.
emacs
中
的:;; no indent on list and no indent when on multiple linesnil)这些
浏览 6
提问于2015-06-23
得票数 10
1
回答
在
Emacs
中
定义多字符括号
、
、
在
Verilog
中
,您可以将代码块包含在单词'begin‘和'end’之间,如下所示: x <= 1'b0;end else beginx <= x_d;end 有没有办法在
Emacs
中将begin和end设置为括号,这样您就可以使用check-parens或类似的方法来查找任何不匹配的内容?我尝试将这个(及其变体)添加到我的~/.
emacs
文件
中</
浏览 2
提问于2012-05-17
得票数 7
回答已采纳
1
回答
Emacs
自动格式化php代码(在
缩进
)
、
、
、
我正在寻找一种方法来格式化
emacs
.
中
符号和
关键字
之间的空格。例如,我想更改以下php代码:}foreach ($a as $b) {到目前为止,我所能找到的只是
从
emacs
运行的外部工具。 相关:.我更希望它对
缩进
进行格式化,这可能吗?
浏览 1
提问于2012-10-04
得票数 1
3
回答
如何修复Systemverilog源代码
中
的
缩进
、
、
、
有时我必须
从
其他地方复制代码并将其粘贴到我的代码
中
。有人能建议任何方法或工具来轻松地做到吗?
浏览 14
提问于2014-08-28
得票数 4
1
回答
在
Emacs
中
的
Verilog
文件
中
嵌入Python代码
、
、
、
我正在进行一个项目,在这个项目中,我需要将Python嵌入
Verilog
文件
中
。Python并不真正用于正常意义上的执行,因为它将被辅助工具读取。Python将是具有一些固定分界的编写块(如org
中
的#+BEGIN_SRC )。#+END_SRC ...在
Emacs
内部,这会造成严重破坏,虽然Python模式和
Verilog
模式可以正常工作,但是当将两者结合在同一个文件
中
时
缩进
和语法高亮一样被无
浏览 2
提问于2015-04-23
得票数 0
回答已采纳
2
回答
我可以使用固定格式的
emacs
f90-mode吗?
、
、
我正在更新一些fortran 77代码以使用fortran 90构造,
emacs
是我选择的编辑器。目前,源代码是固定格式的,这种格式不会很快改变(由于外部约束)。我可以选择的两种主要的
emacs
模式是fortran-mode,它只突出显示了fortran77构造的语法(它不会将module或contains等理解为我觉得非常烦人的
关键字
,但它可以理解固定格式--在必要时正确地
缩进
代码)。我可以使用的另一个主要模式是f90-mode,然而,它的
缩进
都是错误的,这也有点恼人。除了fortran-mode中使用
浏览 1
提问于2013-01-14
得票数 3
1
回答
Emacs
自定义语言自动
缩进
、
、
、
、
我正在编写一个主要模式,用于使用
Emacs
编辑我的自定义语言源(尽管我不知道Lisp)。语法突出显示非常容易实现,但现在我正在尝试设置自动
缩进
,但我不能。例如,在我的测试
中
,如果我将"[[{]"正则表达式改为"[[:]",它不会使用':'自动
缩进
。为什么?我要发疯了!我的真正目的是在if和endif
关键字
之间以及while和endwhile
关键字
之间
缩进
块。
浏览 0
提问于2012-08-24
得票数 2
2
回答
当自动
缩进
完整
verilog
代码时,Vim无法识别注释"//end“
、
我现在使用gvim编写
verilog
代码。当我使用自动
缩进
全文函数(命令: gg=G)时,gvim开始自动
缩进
全文。但是,gvim可以识别"// begin“,但不能识别"// end",这会导致错误的代码
缩进
。endGvim可以识别begin在//if(条件) begin
中
,并且自动
缩进
下一行//注释掉的代码.。但是,当涉及到//end时,
浏览 2
提问于2014-03-21
得票数 1
回答已采纳
2
回答
Emacs
ruby模式,在括号内疯狂
缩进
?
、
在
emacs
中
编写代码时,在拼音模式下,它会在所有
关键字
(如def、class、module、begin等)之后
缩进
到正确的级别(即2个空格),但当跨多行打破参数列表时,它会
缩进
到一个看似随机的位置,比如我一直在研究
emacs
的标签设置,似乎只是在绕圈子,没有找到我想要的信息,所以我想我应该在这里问一下。
浏览 3
提问于2011-09-13
得票数 15
回答已采纳
2
回答
在
emacs
中
,如何在C/C++
中
禁用注释自动
缩进
?
、
、
然而,在输入第二个键时,CC Mode通过自动
缩进
来覆盖这一点.一般来说,我喜欢自动
缩进
关键字
等,但我希望它是禁用的评论。(最新情况:我想禁用c-电键绑定触发注释
缩进
的方式,但是注释应该仍然在正常情况下
缩进
)。 我尝试过在.
emacs
中
添加这些行,但这并不能阻止这种行为。
浏览 3
提问于2012-06-16
得票数 11
回答已采纳
2
回答
使用远程服务器时编辑选项
、
、
我目前正在使用
emacs
进行编辑。当我打开特定的文件,例如,"test.py",我无法获得自动
缩进
,索引的颜色配置文件,python
关键字
,函数等。有什么解决方案吗?此外,我喜欢使用TextWrangler,但是我不能从我的远程主机打开这个编辑器
中
的文件。有没有
从
TextWrangler打开和编辑文件的地方?
浏览 1
提问于2013-11-18
得票数 1
4
回答
在vim中有类似于粘贴模式的
Emacs
命令吗?
、
、
当我试图将一些代码
从
浏览器粘贴到
Emacs
时,它会自动
缩进
代码,有没有办法阻止
Emacs
暂时
缩进
,比如:在vim
中
设置粘贴?
浏览 2
提问于2009-06-12
得票数 29
回答已采纳
1
回答
我无法
缩进
我的文件
缩进
、
、
我在
Emacs
上写C文件,我的文件使用4个选项卡宽度。在
Emacs
中
,我看到我的文件
缩进
了4个选项卡宽度。但是,当我尝试使用cat命令读取我的文件时,我看到我的文件
缩进
了8个选项卡宽度。首先,我认为是因为
Emacs
,然后用Gedit打开文件并重新
缩进
文件,
从
8个选项卡宽度到4个选项卡宽度,并保存它。但是,当我
从
终端读取我的文件或将它推到Github或其他任何东西时,它会
缩进
8个选项卡宽度。
Emacs</em
浏览 0
提问于2021-08-02
得票数 0
回答已采纳
1
回答
使用
Emacs
php-mode时双
缩进
、
、
我的问题是在新行中使用花括号,我得到了额外的
缩进
,如下面列出的代码所示。我在debian-lenny上使用
emacs
22.2,我已经
从
github安装了php-mode.el而且我的.
emacs
只包含键绑定(不是
缩进
)求你,我做错了什么?上面是默认的"GNU“
缩进
样式。对于标准的php
缩进
,将以下代码添
浏览 3
提问于2011-08-29
得票数 2
1
回答
Verilog
错误意外“=”,期望标识符或type_identifier
、
、
ctr_enable; wire clk_out; 在最初的部分
中
,
浏览 4
提问于2016-06-15
得票数 0
回答已采纳
1
回答
如何在没有自动
缩进
的情况下粘贴到无窗口系统
中
?
、
如果我将一段代码
从
浏览器粘贴到带有鼠标中间按钮的
emacs
-nw,或者Ctrl+Shift+v (在gnome终端
中
从
剪贴板粘贴),它就会被错误地
缩进
。人们会关闭自动
缩进
。在
emacs
中
,我尝试了两种不起作用的方法:将ctrl+y配置为在~/..
emacs
中使用主选择试着用Ctrl-y粘贴,而不是用鼠标中间键或结果:ctrl只是
从</e
浏览 0
提问于2015-09-06
得票数 5
1
回答
压痕在
Verilog
中
重要吗?
在
Verilog
中
缩进
是否像在Python中一样重要?always @(A or B or select) else m_out = B; 在这里,这个块似乎是由
缩进
定义的
浏览 0
提问于2013-10-12
得票数 0
回答已采纳
2
回答
为什么我几乎总是在
Verilog
代码
中
得到语法错误?
我正在尝试运行这段代码,它给出了以下错误:Syntax error near "endmodule"module fortran_v2( );parameter M=6;reg [N-1:0] A [0:size-1];reg [M-1:0] C [0:size-1]; reg [M-1:0] D [
浏览 3
提问于2014-12-07
得票数 0
回答已采纳
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
vim 在数字后端中的常用操作
阅读与解析:nvdla epython用于自动生成状态机编码的实例
SAST weekly verilog HDL简介
【例说】Verilog HDL 编译器指令,你见过几个?
TIOBE 8月编程语言榜单出炉,你的语言上榜没?
热门
标签
更多标签
云服务器
ICP备案
对象存储
腾讯会议
云直播
活动推荐
运营活动
广告
关闭
领券