Makefile :没有要创建目标的规则
Makefile是一种用于自动化构建和管理软件项目的工具。它是一个文本文件，其中包含了一系列规则和命令，用于描述项目中的文件依赖关系和构建过程。
Makefile的主要作用是根据文件之间的依赖关系，判断哪些文件需要重新编译，然后执行相应的命令来生成目标文件。它可以大大简化软件项目的构建过程，提高开发效率。
Makefile中的规则由目标、依赖和命令组成。目标是指需要生成的文件，依赖是指生成目标文件所依赖的文件，命令是指生成目标文件的具体操作步骤。
Makefile的优势包括：
- 自动化构建：通过定义规则和命令，可以自动化执行编译、链接、打包等操作，减少手动操作的时间和错误。
- 文件依赖管理：Makefile可以根据文件之间的依赖关系，智能地判断哪些文件需要重新编译，从而避免不必要的重复工作。
- 灵活性：Makefile支持条件判断、循环等控制结构，可以根据不同的情况执行不同的命令，具有很高的灵活性。
- 可移植性：Makefile是跨平台的，可以在不同的操作系统上使用，方便项目的移植和共享。
Makefile在软件开发中有广泛的应用场景，包括但不限于：
- 编译项目：Makefile可以自动化执行编译过程，包括编译源代码、链接库文件等操作。
- 构建发布包：Makefile可以打包、压缩和发布软件项目，方便部署和分发。
- 清理和维护：Makefile可以定义清理规则，用于清理临时文件、日志文件等，保持项目的整洁和可维护性。
- 测试和调试：Makefile可以集成测试框架和调试工具，方便进行单元测试、集成测试和调试工作。
对于腾讯云相关产品和产品介绍链接地址，由于要求不能提及具体的品牌商，无法给出具体的链接地址。但腾讯云提供了一系列与云计算相关的产品和服务，可以根据具体需求进行选择和使用。
相关·内容
我的CI设置如下:首先，我使用带有几个目标的Makefile签出目标存储库。
fooRepo
--- Makefile
...
然后我运行git clone ...barRepo.git，它包含一堆*.mk文件，目标是我想要注入的，这样我就能够在克隆CI管道中的那些*.mk文件中运行目标了。
克隆后的文件夹结构：
fooRepo
--- Makefile # contains init
--- barRepo
------- 123.mk # contains bar-init target
我期望的CI管线：
- git clone fooRepo
- make init
- git clo
浏览 1提问于2021-09-09得票数 0
回答已采纳
假设我有一组Makefile模块：
# foo.mk
rule1: prereq1
recipe1
和
# bar.mk
rule2: prereq2
recipe2
和一个主要的Makefile：
# Makefile
include foo.mk
include bar.mk
.PHONY:是否应该包含在该文件中的虚假目标的每个单独的.mk文件中，还是应该包含一些只包含在主生成文件中的附加列表？
# foo.mk
TARGETS += rule1
...
# bar.mk
TARGETS += rule2
...
# Makefile
.PHONY: $(TARGET
浏览 4提问于2019-12-11得票数 1
回答已采纳
我是否可以编写一个包装器makefile，它可以将cd提升一级并在那里执行make，其中包含我给出的包装器的所有命令选项？
更详细的是：
目录project包含一个带有一些不同目标的真正的Makefile。
目录project/resources包含包装器Makefile，它应该在project中调用Makefile。
当我在project/resources目录中的shell中时，我执行
使目标
那里的Makefile只对一个目录进行光盘，然后调用
使目标
在目录project中。
这个是可能的吗？又是如何做到的？
浏览 3提问于2015-09-01得票数 0
回答已采纳
我使用的环境由分散在系统中的许多makefile组成。如果给我一个特定的目标，我希望找到定义该目标的实际makefile，而无需手动扫描每个文件递归地查找include语句。gnu-make有没有什么功能可以告诉你目标的源文件？或者有人写了一个脚本来做这件事？
浏览 17提问于2019-11-01得票数 0
回答已采纳
2回答
我知道我可以从makefile中的目标中使用自动变量$@来检索当前目标的名称。现在我想知道是否可能有这样的makefile：.
$@:
g++ $@ && ./a.out
这样做的想法是，键入make test.cpp应该运行g++ test.cpp && ./a.out，因为make main.cpp应该运行g++ main.cpp && ./a.out。
我发现通配符可能与我的问题密切相关。但是，像这样的makefile：
*.cpp:
g++ $@ && ./a.out
确实创建了适当的目标，但是使用这样的m
浏览 3提问于2014-02-05得票数 6
回答已采纳
我使用Paul的指南为GNUmake4.0设置了一个makefile。除了删除了一个.d文件之外，所有东西似乎都正常工作，它不是用下一个make all重新创建的。根据指南，如果自动生成的依赖文件被列为目标的依赖项，那么如果缺少该文件，make将重新创建它：
%.o : %.c $(DEPDIR)/%.d
$(COMPILE.c) $(OUTPUT_OPTION) $<
$(POSTCOMPILE)
保罗的解释：
... $(DEPDIR)/%.d
将生成的依赖项文件声明为目标的先决条件，以便如果缺少该文件，则重新生成目标。
这不是我的经验。删除.
浏览 2提问于2016-08-10得票数 1
内核Makefile在任何目标的make进程之外包含诸如KBUILD_OUTPUT这样的变量。代码如下：
ifeq ("$(origin O)", "command line")
KBUILD_OUTPUT := $(O)
endif
但是，当我试图在目标的make进程(例如，目标KBUILD_OUTPUT )中输出help时，我发现它没有定义。我修改的代码如下所示：
help:
@echo 'KBUILD_OUTPUT: ${KBUILD_OUTPUT}'
当我执行make O=../build help时，KBUILD_OUTPU
浏览 1提问于2013-01-17得票数 1
回答已采纳
包含Makefile作为make目标的依赖项是不是一个坏主意？
例如：
hello.o: hello.cxx Makefile
$(CXX) -c $(CFLAGS) $< -o $@
这样，只要Makefile被修改，目标就会被重新编译。
浏览 0提问于2013-01-30得票数 1
回答已采纳
1回答
我有一个makefile，希望确保所有规则都按顺序执行，也就是说，没有执行并行执行。
我相信我有实现这一目标的三种方式：
与.NOTPARALLEL目标，
通过使用make调用make -j 1，
通过直接在makefile中设置标志，例如，MAKEFLAGS := -j 1
，这三者之间有没有“最佳实践”，哪一种更健壮？
例如，这样做是不是太过分了？
MAKEFLAGS := --jobs=1
.NOTPARALLEL:
all:foo bar
.NOTPARALLEL:
foo:bar
.NOTPARALLEL:
bar:
@echo "test"
？
浏览 0提问于2022-05-07得票数 1
回答已采纳
来自
如果希望“make”简单地忽略不存在或无法重做的makefile，并且没有错误消息，请使用'-include‘指令而不是'include'，如下所示：
-include文件名..。
除了没有错误(甚至没有警告)之外，如果任何文件名(或任何文件名的任何先决条件)不存在或不能重新创建，这类操作都类似于“include”。
现在，我的makefile版本1是：
all:
@:
-include x
x:: phony
true
x:: phony
false
.PHONY: phony
跑步，我明白：
true
false
ma
浏览 1提问于2015-08-10得票数 0
我一直很难弄清楚为什么Makefile没有重新编译一些C对象文件，甚至在我编辑了作为这些对象文件先决条件的头文件之后也是如此。
我怀疑我不明白如何处理多个匹配目标的情况。例如，我可以想到三个粗略的例子，按复杂性的顺序增加，这样的混乱就会出现。
案例1:琐碎
.PHONY: blah
blah:
[code to do something]
blah:
[code to do something else]
案例2:一个目标规则比另一个目标规则更具体。
a.out: source.o
source.o: source.c
[commands to build sou
浏览 2提问于2020-11-28得票数 1
当我到处寻找一件简单的东西却找不到它时，我想知道我做的事情是否完全是错误的。我使用了输入make targetname的框架，在这些框架中，makefile不知道targetname，因此它必须选择targetname作为makefile变量，并从中找出它的依赖项。我试着这么做，但我不知道怎么做，显然没有人这么做，因为我找不到人在谈论如何去做。他们讨论了在阳光下的其他一切，但没有讨论如何让make hooplah使用hooplah.html作为顶级目标来执行。
很多搜索和猜测已经把我带到了下面失败的makefile，我非常沮丧，在这里我冒着生命危险问了一个问题。为了防止它对我造成伤害，我将提到
浏览 0提问于2018-11-26得票数 0
回答已采纳
本教程很好地解释了它，而且大部分都运行得很好。以下是本教程中的最终Makefile，其中假设您具有如下目录结构：
root-----Makefile
|-----All source files here.
编译结果将放在root目录中。以下是Makefile：
OBJS := foo.o bar.o
# link
proggie: $(OBJS)
gcc $(OBJS) -o proggie
# pull in dependency info for *existing* .o files
-include $(OBJS:.o=.d) #NOTE THIS
%.o: %
浏览 2提问于2013-05-20得票数 1
回答已采纳
1回答
我正在尝试创建一个带有通配符目标的makefile，但是通配符应该与变量匹配。
所以我有一个这样的makefile：
A_OUT := bin/a
B_OUT := bin/b
# This does not work
$(%_OUT):
@echo $@
输出：
$ make bin/a
make: *** No rule to make target 'bin/a'. Stop.
我不能使用bin/%:，因为变量可能指向另一个目录。
在GNU make中有什么方法可以做到吗？
浏览 5提问于2016-03-06得票数 0
回答已采纳
1回答
我目前正在处理一个SDL2项目，目录的结构如下
./
|__assets
| |__*.png
|__src
| |__physcis
| |_*.cpp *.hpp
| |__textures
| |_obstacles
| |_*.cpp *.hpp
| |_constants
| |_*.cpp *.hpp
|
|__Makefile
目前，我的makefile有一个非常简单的结构Makefile：
ROOTDIR=src/
TXTURDIR = src/textures/constant/
O
浏览 4提问于2016-12-12得票数 1
回答已采纳
1回答
我试图编写一个Makefile来编译一个Fortran90项目，该项目由几个包含子程序和模块的源文件组成。为了使事情变得更复杂，我使用了pre-compilation (从*.F文件创建*.for文件)。对此我找不到任何答案，但这可能是因为我对Makefile语法的不同风格感到困惑。
我创建了一个精简版本，用于重现我的问题(可在上使用)。这包括一个主程序(sayhello.F)、两个单独源文件中的子程序(schleppe.F和schnuppi.F)，以及两个单独源文件中的模块(words_schleppe.mod.F和words_schnuppi.mod.F)。可执行文件是hello。
我可以
浏览 2提问于2014-10-24得票数 0
回答已采纳
5回答
部分描述了所谓的双冒号规则：
双冒号规则是在目标名称之后用“：：”而不是“：”编写的规则。当同一目标出现在多条规则中时，它们的处理方式与普通规则不同。
当一个目标出现在多个规则中时，所有规则都必须是相同的类型:所有普通的，或所有的双冒号。如果它们是双冒号，那么它们中的每一个都是独立的.如果目标早于该规则的任何先决条件，则执行每个双冒号规则的命令。如果该规则没有先决条件，则始终执行它的命令(即使目标已经存在)。这可能导致执行任何、任何或所有双冒号规则.
具有相同目标的双冒号规则实际上是完全独立的。每个双冒号规则被单独处理，就像处理不同目标的规则一样.
目标的双冒号规则按照它们在makefile
浏览 3提问于2011-10-25得票数 44
在具有多个目标的Makefile中，如何防止未被使用的目标的先决条件扩展？请参见以下示例：
thisexpands = $(warning Expanded!)
.PHONY: target1
target1: $(thisexpands)
@echo Target 1
.PHONY: target2
target2:
@echo Target 2
调用target2会迫使thisexpands展开，尽管它是惰性计算的，而且从未使用过它和target1。
在我的实际案例中，在调用thisexpands时扩展target1是一个问题，因为它是一个shell命令，在调用targ
浏览 0提问于2019-04-01得票数 0
回答已采纳
我在macOS HighSierraVersion10.13.6上的macOS版本如下所示：
$ make --version
GNU Make 3.81
Copyright (C) 2006 Free Software Foundation, Inc.
This is free software; see the source for copying conditions.
There is NO warranty; not even for MERCHANTABILITY or FITNESS FOR A
PARTICULAR PURPOSE.
This program built f
浏览 2提问于2019-02-05得票数 3
回答已采纳
我有一个visual studio-2010项目，其中包含很多源文件和头文件。现在我需要在最新的Debian GNU/Linux下自动构建这个项目。所以我选择使用MinGW。但是我需要这个visual studio项目的makefile。有没有一种简单的方法可以将vs项目转换成makefile？或者MinGW可以使用其他包或库直接构建visual studio项目？任何想法都将受到感谢。
浏览 0提问于2011-11-10得票数 6
回答已采纳
我正在编写一个Makefile，其中多个源文件(在我的例子中是标记文件)创建多个目标文件(pdfs)。但是，生成的目标文件在文件名中有无法预测的额外字符(碰巧是源代码中编码的版本号)，但理想情况下，Makefile不必读取源本身。
因此，例如：
file1.md => file1-v1.pdf
file2.md => file2-v2.pdf
...
我可以计算给定目标名称的源名(通过删除连字符之后的任何内容并添加.md)，但不能计算给定源的目标名称。
是否可以编写只构建源更新的目标的Makefile？
浏览 6提问于2016-12-15得票数 2
回答已采纳
2回答
我一直在编写一个生成依赖项的Makefile，我发现自己不得不复制规则，因为(遗留的)代码库包含.cpp和.cc文件的混合。这看起来有点难看。是否可以指定目标的先决条件可以是.cpp或.cc文件？
因此，与其拥有：
%.d : %.cpp
$(CPP) -MM $(CPPFLAGS) $<
%.d : %.cc
$(CPP) -MM $(CPPFLAGS) $<
创建一些没有重复的东西，比如：
%.d : %.(cpp | cc)
$(CPP) -MM $(CPPFLAGS) $<
或者，这种强制冗余只是GNU Make设计中的一个不幸元素？
浏览 2提问于2011-08-22得票数 5
回答已采纳
我有一个Makefile，它包含一个打印给定变量的目标：
print-%:
@echo $*=$($*)
例如，要打印变量CURDIR的值，只需发出以下命令：
make print-CURDIR
结果是：
CURDIR=/Users/j3d/Projects/myproject
现在，我想创建一个shell脚本，其中包含一组要从任何Makefile调用的公共函数.下面是上面目标的修改版本：
print-%:
. ./make-util printvar $@
这是make-util
#!/bin/sh
printvar()
{
@echo $*=$(*)
}
最后，运
浏览 10提问于2021-02-19得票数 0
回答已采纳
我有一个基于makefile的项目，我编写了一个实用程序来生成VS 2015项目文件，并将它们连接到makefile命令，这样我就可以拥有这两个世界中最好的。
不幸的是，我遇到了一个问题，Visual似乎不允许使用自定义平台名称。例如，如果我的makefile定义了两个平台，"Win32“和"Win64"，那么在用VS构建项目时(这只是进行命令行调用)，我会得到以下错误：
错误MSB8006项目'codegen.vcxproj‘的平台无效。平台=‘win64 64’。如果其他项目试图遵循对此项目的项目对项目的引用，此项目已卸载或未包含在解决方案中，并且引用项目
浏览 3提问于2016-08-08得票数 1
回答已采纳
目前，我对makefile目标的工作方式感到困惑。我有一个当前的理解，我不知道它是否正确，因为我一直读的教程对我来说不是很清楚。这是我目前的理解
当您在终端中运行'make‘时，makefile实用程序会在makefile中找到第一个目标并尝试运行它，但是在这样做之前，它会查看文件中的所有依赖项
(这就是我开始感到困惑的地方)：如果依赖项是makefile中的目标，但在makefile的目录中不作为文件存在，则只需运行目标。如果依赖项是文件名，而不是makefile中的目标，则该实用程序将检查文件是否存在，如果该文件不存在，则该实用程序会对您大喊大叫。如果依赖项是存在于目录和目
浏览 0提问于2013-06-01得票数 2
回答已采纳
我有一个可以创建多个目标的顶层Makefile，我为它准备了一个for循环。在这个文件中，我试图读取一个文本文件，其版本号仅在子makefile运行时创建。我已经让它工作了，但它看起来非常丑陋，所以我想可能有更好的方法来做它。这是顶层的Makefile：
T1=_release
T2=_debug
T3=_test
all: bin/mybin_release.bin
debug: bin/mybin_debug.bin
debug: export DBG:=1
test: bin/mybin_test.bin
test: export TST:=1
define build_foo
浏览 0提问于2018-03-29得票数 0
我正在寻找正确处理单独的调试和发布构建子目录的建议，在递归makefile系统中，使用gnumake手册中记录的$(SUBDIRS)目标来将make目标应用于(源代码)子目录。
具体地说，我感兴趣的是实现目标的可能策略，比如“all”，“clean”，“realclean”等，它们要么假设其中一棵树，要么应该在两棵树上都工作，这会导致问题。
我们当前的makefile使用一个COMPILETYPE变量，该变量被设置为Debug (默认)或Release ( 'release‘目标)，它正确地执行构建，但清理并使所有内容只在默认的Debug树上工作。向下传递COMPILETYPE变量会变
浏览 1提问于2009-02-13得票数 6
回答已采纳
我不完全理解如何使用特定于目标的变量作为目标本身，拥有自己的依赖性和菜谱。
示例Makefile，它可以工作，但不使用特定于目标的变量：
VAR=progName
ATARGET: $(VAR)
@echo Do actions for $@ based on the completed target $(VAR)
$(VAR):
@echo Do actions on $@
制造ATARGET
在progName上执行操作
基于已完成的目标progName执行ATARGET操作
Makefile，它无法尝试使用特定于目标的变量(请注意在执行make时缺少“在progN
浏览 3提问于2015-02-20得票数 1
回答已采纳
我有一个具有大量目标的Makefile，并且希望先执行某个脚本，而不管调用的是什么目标。我认为这是一个全球性的先决条件。
我不想为脚本创建一个目标，并将其设置为所有现有目标的先决条件(正如我所说的，这些目标并不少)。此外，其他人可以在未来添加一个目标，而不是添加我的脚本作为他们的目标的先决条件，所以全球的先决条件将处理这一点。
GNU-make提供了一种实现这一目标的方法吗？
浏览 0提问于2018-10-09得票数 1
回答已采纳
我想使用一个静态模式规则来指定一个目标类的默认配方，但是重写一些特定目标的默认配方。
这里有一个简单的例子，说明了我想要做的事情。对于每个包含文件"test.py“的目录，我想调用命令"run_test.py"，除非目录名为"one”，我想调用一组不同的命令：
TESTS := $(shell find * -name "test.py" | xargs -I {} dirname {})
.PHONY: $(TESTS)
all: $(TESTS)
$(TESTS): %:
python run_test.py $@
one:
浏览 1提问于2015-03-09得票数 5
回答已采纳
在完善的Makefile中，建议将非生成的目标标记为.PHONY。
现在，这个过程非常简单:假设在调用target1时必须运行它，而不管以前的构建如何，那么只需：
.PHONY : target1
target1 :
<TAB> ...recipe...
好吧，那两个目标呢？很简单：
.PHONY : target1
target1 :
<TAB> ...recipe...
.PHONY : target2
target2 :
<TAB> ...recipe...
等。
那100个目标呢？好吧，重复这个过程。
所以，是的，很管用，但很烦人。它在每个目标声明
浏览 4提问于2022-09-07得票数 0
回答已采纳
如果我创建了一个带有前提条件(但没有配方)的隐式规则，那么依赖项似乎不会被遵守。另一方面，如果我在定义配方的块中定义了先决条件，或者如果我指定了目标的特定实例的依赖项，那么它似乎确实起作用了。我有以下Makefile (GNU make 3.81)
all: foo.a foo.b bar.b bar.c
dep1:
@echo "running $@"
%.a: dep1
%.a:
@echo "running $@ (depends on: $^)"
bar.b: dep1
%.b: dep1
@echo "run
浏览 3提问于2013-02-12得票数 3
回答已采纳
1回答
我有一个简单的Makefile，我正在试图理解和找到它为什么工作的文档，所以我希望这里的人能在这两个方面帮助我。
这是我的Makefile：
TEMP_DIR = ~/Desktop/temp
default:
$(info "reached default")
$(TEMP_DIR)/myfile.txt:
$(info "running temp_dir target")
-include $(addprefix $(TEMP_DIR)/, myfile.txt)
现在我理解了，当您调用make而不传递目标时，它将读取整个Makefil
浏览 3提问于2019-10-18得票数 0
我不确定我是否能够很好地理解makefile中的include语句。最近，我开始使用makefile来使我的分析具有可重现性，并认为在复杂性增长之前我一直在正确的轨道上，而且似乎include语句就是答案，因为我还试图避免递归的makefile ，同时试图保持makefile的理智。
为了测试包含什么内容，我运行了一个简单的测试，基本上创建了以下内容。
test_folder-|-makefile
|-test_folder2-|
|-test2.mk
在makefile中，我添加了include test_fold
浏览 1提问于2014-02-20得票数 0
回答已采纳
无法理解官方GMU制作文档()中的下一分钟
如果没有指定使用“-f”或“-file”选项读取的Makefile，make将尝试默认的makefile名称；查看要为Makefile命名的名称。与使用‘-f’或‘-file’选项显式请求makefile不同，make并不确定这些makefile是否应该存在。但是，如果一个默认的makefile不存在，但可以通过运行make规则来创建，那么您可能希望运行这些规则，以便可以使用makefile。
如果我们不使用-f指定任何makefile，并且没有任何默认makefile存在，那么可以从哪个make规则缺省makefile创建makefile？
浏览 3提问于2020-11-30得票数 0
回答已采纳
2回答
假设我有一个制定规则：
.PHONY:gen
gen: auto.template
generate-sources auto.template
这会创建一堆文件，例如auto1.src、auto2.src、auto3.src等等。
如果我现在有了从*.src文件构建目标的规则，如下所示：
$(patsubst %.src,%.target,$(wildcard *.src)): %.target: %.src
build $< > $@
我如何告诉make首先执行gen规则，然后扩展第二个规则模板的先决条件？欢迎GNU扩展。
注意:我希望将其保存在
浏览 6提问于2012-04-15得票数 1
回答已采纳
假设我有一些需要作为目标的先决条件的库，这些库存储在包含库名称的目录中：
.
|-- Makefile
|-- a
| |-- Makefile
| `-- lib-a
|-- b
| |-- Makefile
| `-- lib-a
`-- out
其中out既需要a/lib-a也需要b/lib-b。只需输入目录并在其中执行make lib-<X>，就可以构建这两个库。
我认为使用模式规则来避免重复的Makefile是这样的，如果两个文件都在同一个目录中，或者在不同的目录中，但具有相同的名称，那么它就可以工作。我只需要使用%一次：
all: out
out: a
浏览 7提问于2016-08-11得票数 0
回答已采纳
我想要一组makefile规则，在构建项目之前创建一个符号链接到几个代码模块之一。make目标的名称将确定符号链接指向的文件。例如：
用户调用'make R3000‘
“data.asm”还不存在，因此创建了一个从“data_R3000.asm”到“data.asm”的符号链接
使用data.asm继续构建过程
我怎样才能制定规则来做到这一点呢？
浏览 3提问于2014-01-11得票数 4
回答已采纳
1回答
Gnu的递归和朋友
、、、
也许我做错了什么，但是当makefile看起来像这样的时候，make拒绝检查依赖项的时间戳。
# This makefile won't update the objects if you modify the .cpp files
# and it will only create them if they do not exist.
CC=g++
FL=-g
OBJECTD=../obj
SOURCED=../src
# Get all .cpp files in ../src
SOURCES=$(wildcard *.cpp)
# Convert .cpp to .o the
浏览 3提问于2013-07-20得票数 1
回答已采纳
我正在使用自动工具来帮助我处理Makefile。
我想要做的是：
我正在尝试让一个Makefile.am来控制1-n个项目。也就是说，根目录包含自动工具配置、configure.ac等。根目录中没有代码。所以我不得不告诉Makefile.am，它必须开始编译项目x，y，z…
有没有可能在每个项目中都有一个根Makefile.am和一个Makefile.am，这样我就可以使用根Makefile.am来编译所有项目，如果需要的话，我可以在项目x中使用Makefile.am来仅编译项目x？
如果可能的话，我该怎么做？
BR DarkRoast
浏览 0提问于2011-09-14得票数 1
回答已采纳
我有几个目标，有不同的先决条件，但同样的构建规则，我想重用我的所有目标。
下面是我为这个任务编写的makefile：
test1 := a b
test2 := b c
all: test1 test2
test1 test2: $($@)
@echo $@
@echo $($@)
@echo $^
如果我运行make，我将得到以下输出：
test1
a b
test2
b c
我期望的是：
test1
a b
a b
test2
b c
b c
正如您所看到的，问题是$^是空的。似乎我不能在规则的右边使用$($@)，因为它只是扩展到零，所以$^是空的，这就是为什么make甚
浏览 0提问于2016-07-26得票数 0
回答已采纳
我必须用makefile在Ubuntu终端上做一个XC8项目。目录结构如下所示
Project/lib/GPIO/gpio.c
Project/lib/GPIO/gpio.h
Project/main.c
Project/Makefile
Project/build/lib/GPIO
makefile正在项目目录本身中生成中间文件。实际上，makefile将前往每个位置并为每个.c文件生成中间文件。
像这样
Project/gpio.d
Project/gpio.p1
Project/gpio.pre
Project/<other files>
但是我想用Project/buil
浏览 7提问于2019-12-31得票数 1
回答已采纳
我不知道在GNU Make中以编程方式定义目标的任何方法。这怎麽可能？
有时候，一个人可以离开。然而，在Makefiles中定义编程目标的能力对于用make编写和组织复杂的生产规则是非常重要的。复杂的生产规则的例子可以在FreeBSD的构建系统或Makefile库(如 )中找到。
shell脚本和Makefile之间的是：
在Makefile中，程序的状态是由命令行和文件系统给出的，因此在作业被中断后可以恢复作业。当然，这需要正确地编写Makefile，但是即使这相当困难，也比使用shell脚本实现类似的效果要容易得多。
在Makefile中，用建议来装饰一个过程或者用钩子来装饰它是非
浏览 1提问于2015-03-02得票数 4
回答已采纳
1回答
我正在学习如何‘制造’工作，我遇到了一些奇怪的
假设我有一个只有“helloworld.c”和“Makefile”的文件夹
Makefile包含
helloworld: helloworld.o
gcc -o helloworld helloworld.o
bash控制台中“make”的输出是
cc -c -o helloworld.o helloworld.c
gcc -o helloworld helloworld.o
规则"helloworld“依赖于不存在的文件"helloworld.o”，因此make创建它(输出中的第一行)。
，但为什么？
如果没有一
浏览 4提问于2016-05-03得票数 1
回答已采纳
如果我有将要运行的代码，将其称为main.cpp，并且可执行文件是r.exe，那么我将编写一个具有以下目标的makefile：
compile:
g++ -std=c++11 main.cpp -o r
可执行文件r.exe作为两个参数( i.txt，o.txt )。如何向makefile中添加第二个目标，以便运行以下命令，并看到程序执行：
make run i.txt o.txt
我尝试在makefile中添加第二个目标：
run:
r.exe $1 $2
例如，但是make声明："'r‘是最新的“和”不能为'i.txt’做任何事情，……等等。“
浏览 2提问于2017-02-17得票数 2
回答已采纳
15回答
我有一个相当大的makefile，它通过从变量中计算名称来动态创建许多目标。(如foo$(VAR)：$(PREREQS))在对这些变量进行扩展之后，gnu是否可以被说服提出一个目标列表？
我想要能得到目标的一个咏叹调制造。我正试图为我的shell编写一个完成函数。
浏览 13提问于2010-06-17得票数 100
回答已采纳
我有这些文件：
tests/prova.txt
tests/mydir/prova.txt
在我的Makefile中，我有一个类似于打印文件路径的目标(这只是一个例子)：
checkf-%:
echo tests/${@:checkf-%=%}.txt
如果我打电话
make checkf-prova
它起作用了!但如果我打电话
make checkf-mydir/prova
我得到了
make :没有制定目标的规则
如何使用%中的斜杠调用目标？
浏览 1提问于2014-01-17得票数 4
我试图编写这个makefile，其中目标的先决条件应该是一个shell命令的输出。这是我拥有的
foo: ($shell find mydir -name "*.ext")
# command goes here
其中mydir是makefile本身所在目录下的一个目录。但是，即使没有修改任何一个make foo文件，执行*.ext也会执行菜谱(也就是说，它总是执行菜谱，就好像有先决条件集一样)。
我确信find命令输出预期的结果。
你知道这里可能出了什么问题吗?如何让它表现得意料之外呢？
浏览 2提问于2015-07-27得票数 0
回答已采纳
我有一个C/C++项目，它包含不同的目录，每个目录都包含一组从C/C++源代码构建的对象可执行文件。
为了启用自动依赖跟踪(每当我的.d头文件更改时生成#include依赖文件)，我在一个常见的Makefile中定义了以下变量：
# automatic prerequisite generation
# source: http://web.archive.org/web/20210820223028/http://make.mad-scientist.net/papers/advanced-auto-dependency-generation/
DEPFLAGS = -MT "$@&
浏览 3提问于2021-11-13得票数 1
回答已采纳
1回答
我有两个文件: osm.h和osm.cpp
我试着用Makefile创建静态lib，叫做"libosm.a“。
我的cpp和h文件可以工作(我没有使用Makefile编译它们)，但Makefile不能工作。这是Makefile：
CC = g++
RANLIB = ranlib
LIBSRC = osm.cpp
LIBOBJ=$(LIBSRC:.cpp=.o)
CFLAGS = -Wall -g -O0
LOADLIBES = -L./
OSMLIB = libosm.a
TARGETS = $(OSMLIB)
all: $(TARGETS)
osm.o: osm.cpp o
浏览 0提问于2012-03-07得票数 1
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
实时音视频
对象存储
即时通信 IM活动推荐
腾讯云开发者
