Makefile中的函数
在Makefile中，函数是一种处理或操作变量和文本的方法。Makefile中的函数可以用来执行各种操作，例如字符串处理、文件名操作、条件判断等。
Makefile中的函数可以使用$(function_name)的形式来调用。函数可以接受参数，并且可以返回值。函数可以嵌套调用其他函数。
常用的Makefile函数包括：
subst：替换字符串中的一部分。patsubst：使用通配符替换字符串中的一部分。strip：删除字符串开头和结尾的空格。findstring：在字符串中查找指定的子字符串。filter：从一个列表中过滤出符合条件的项。sort：对一个列表进行排序。word：从一个字符串中提取指定位置的单词。words：将一个字符串按空格分割成一个单词列表。firstword：提取一个字符串中的第一个单词。lastword：提取一个字符串中的最后一个单词。
Makefile中的函数可以大大简化Makefile的编写和维护。
相关·内容
我现在有一个看起来像这样的makefile
ifndef __makefile_env_setup_included_1__
export __makefile_env_setup_included_1__ := true
export ENV_ROOT := $(abspath $(lastword $(MAKEFILE_LIST))/../..)
export ENV_TOOLS := $(ENV_ROOT)/tools
endif # __makefile_env_setup_included_1__
include $(ENV_TOOLS)/Makefile.utils.
浏览 4提问于2015-03-19得票数 0
回答已采纳
我把这个放在我的Makefile里
VERSION=0.10.2
SED=sed
www/Makefile: www/Makefile.in Makefile .$(VERSION)
test -d www && $(SED) -e "s/{{VERSION}}/$(VERSION)/g" www/Makefile.in > www/Makefile || true
要在www目录中更新Makefile，但是我在github上的repo没有这个目录，它只在我的本地驱动器上，当我在克隆repo之后调用它时，我得到错误消息，没有规则可以使www/Ma
浏览 8提问于2016-05-02得票数 0
回答已采纳
在(GNU)中，当额外的makefile不存在时，我如何在(主)makefile的开头包含额外的makefile(这可能预先设置一些变量)，而没有中断错误消息？
我试过在makefile顶部
include *.make
为了覆盖默认值，如
main ?= main.md
DEPS ?= template.tpl
但是，我确实得到了错误：
Makefile:4: *.make: No such file or directory
可能是因为在makefile开始时只允许定义，而不是命令。
浏览 4提问于2015-08-30得票数 3
回答已采纳
我已经创建了一个完全自动的makefile。这意味着，我不需要更改makefile来运行不同的程序。
现在我要做的是把makefile放在某个地方，然后从我的程序所在的目录中调用那个makefile。但是条件是makefile应该运行，就像我已经将makefile放在创建我的程序的目录中，而不是在makefile实际所在的位置。
浏览 5提问于2017-07-15得票数 1
回答已采纳
我希望读取文本文件的内容，并将其分配给makefile中的一个变量。我阅读了make手动ch 8.6:文件函数，并在我的makefile中编写了这个简单的片段：
# Snippet from my makefile
my_var = $(file < C:/full/path/to/my_file.txt)
all:
@echo $(my_var)
我得到以下错误：
*** Invalid file operation: < C:/full/path/to/my_file.txt. Stop.
我故意选择$(文件.)而不是$(shell .)函数来读取文件。这是因为我
浏览 2提问于2016-08-22得票数 3
回答已采纳
问题是:我想在做makefile时回显一些信息，makefile是由CMakeLists.txt生成的，我不想在cmake CMakeLists.txt中回显信息，我该怎么办？在Makefile中，代码如下所示：
.build-pre:
@echo
@echo "###########################################################"
@echo "######## Welcome to Prosim Build System ###################"
我应该在CMakeLi
浏览 6提问于2016-04-16得票数 0
回答已采纳
我是makefile的新手，我正在编写一个简单的C++共享库。
有办法通过makefile本身动态地找到库的路径吗？我想要的是这样的东西：(在我的makefile中)
INCLUDE_DIRS := `which amplex-gui`
LIBRARY_DIRS := `which amplex-gui`
amplex-gui是我在代码中使用的一个库，我需要将它的lib放在makefile中并包含目录。我想动态地找出它的路径，因为每个用户都可能在其机器上的不同路径上安装它。因此，我需要我的makefile动态解析其中的命令(或者$PATH环境变量)来找到路径。我该怎么做呢？
浏览 0提问于2013-08-02得票数 0
回答已采纳
我有这样一个目录树，文件rules.Makefile中有一些“共享目标”
├── Makefile
├── rules.Makefile
└── my_subdir
└── Makefile
我想在父目录和子目录的Makefile(s)中调用这些“共享目标”。
此外，子目录中的Makefile中的“自定义目标”应该可以从父目录中的Makefile调用。
出于某种原因，我只能从同级rules.Makefile (父目录中的目标)调用Makefile中的目标。当在子目录中使用Makefile中的相对路径试图访问父目录中的rules.Makefile时，我会得到一些错误。
父目录中Makef
浏览 0提问于2019-02-20得票数 2
1回答
我有一个c++项目。在我的项目文件夹中，我有三个子项目文件夹。
Proj_Folder
Include
head1.h
head2.h
....
Sub_Proj1
proj1.cpp
makefile
Sub_Proj2
proj2.cpp
makefile
Sub_Proj3
proj3.cpp
makefile
ShareAll.cpp
makefile
这是'Proj_ folder‘文件夹中的makefile。
OBJS = ../S
浏览 0提问于2016-06-20得票数 0
如何在目标执行期间定义$(MAKEFILE)的变量？基本上，我在子目录中有几个make文件，这些子目录为特定的平台命名为"Makefile.aix“，而在所有其他目录中只有Makefile。代码应该是这样的。
MAKEFILE = Makefile
SUBDIR = ./sub ./sub2
ifneq ($(wildcard Makefile),)
MAKEFILE = Makefile
else
MAKEFILE = Makefile.$(PLATFORM)
endif
all:;
浏览 1提问于2011-04-15得票数 0
嗨，我发现运行gsoap是相当困难的。值得一提的是，我的C/C++知识相当有限。
在/usr/share/doc/gsoap/中，我看到
Makefile.c_rules Makefile.cpp_rules
Makefile.defines
在/usr/share/doc/gsoap/examples中:自述文件说只制作，但只有Makefile.am
所以我做了-f Makefile.am
examples/ck$ make -f Makefile.am
/usr/bin/soapcpp2 -I/soapcpp2/import ck.h
然后创建所有的源代码。
后来怎么样了？?
应用程序是什
浏览 0提问于2010-12-01得票数 1
回答已采纳
2回答
我希望所有的菜谱都能从一个特定的目录，即Makefile所在的目录中执行。
这是在没有选项的情况下调用make时的默认行为，但是用户总是可以运行：
(cd /somewhere; make -f /path/to/directory/Makefile)
为了确保make工作目录与Makefile所在的目录相同，有多个解决方案：
从这个特定的目录(cd /path/to/directory; make)运行没有选项的cd /path/to/directory; make(默认)
使用make -C /path/to/directory
每个菜谱的cd到/path/to/directo
浏览 0提问于2019-02-04得票数 0
回答已采纳
我在项目根目录中有一个makefile。如果我正在编辑子目录中的文件，如何从EMACS调用make？在查找当前目录中的makefile时，M编译make将无法工作。但是我在项目根目录中有makefile。
有什么想法吗？
编辑
正如建议的那样，make -f fullpath_to_makefile做到了这一点。但是我在makefile中有一些包含，比如include“test/module.mk”，但失败了。它正在寻找子目录中的“test”目录。这可以通过在makefile中指定完全限定的路径来解决。但我不认为这是个好办法。有更好的方法吗？
浏览 2提问于2009-11-03得票数 7
回答已采纳
3回答
下面示例代码中的dep2函数有什么问题？
dep1 = $(eval makefile_list_$1 := $(MAKEFILE_LIST))$(eval -include $1.mk)$(eval MAKEFILE_LIST := $(makefile_list_$1))
define dep2
$(eval makefile_list_$1 := $(MAKEFILE_LIST))
$(eval -include $1.mk)
$(eval MAKEFILE_LIST := $(makefile_list_$1))
endef
$(call dep1,test)
$(call dep
浏览 1提问于2011-06-29得票数 15
我有makefile (GNUmake)，在其中我想使用当前的发布号来进行一些操作。我能想到的最好的方法是让Jenkins导出它作为环境变量，在构建过程中可以在makefile中访问它。我知道在ant和Jenkins中也可能出现类似的情况，但我不确定如何使用makefile实现相同的目标。
有人能指点一下吗？
浏览 0提问于2018-11-06得票数 1
回答已采纳
我正在尝试编译一些代码，这些代码是我使用Mingw32 g++ ( GNU C++编译器)和gnuwin32在我的Windows设备上从一个特定的Github项目( )中略微编辑过的。
我对这些程序非常陌生，但我相信我已经成功地正确安装了它们，因为命令'make‘在命令提示符中输入时肯定是可以识别的。但是，以下错误可能是由这些程序之一的不正确路径指定引起的。
当我在包含'Makefile‘文件的目录中运行此命令时，我遇到以下错误：
C:\Users\Avery\Downloads\3DSController-master2\3DSController-master\PC>
浏览 8提问于2020-11-27得票数 0
1回答
我正在尝试实现一个现有项目的命令行界面。我这样做的方式是使用两个独立的makefile。一个是项目已经存在的makefile，另一个是CLI的makefile。我首先运行CLI makefile，获取必要的文件，然后使用项目的makefile将这些文件与现有项目链接起来。现在，问题是每次我将现有项目中的函数添加到CLI文件时，CLI makefile会继续构建这些函数，这是我不希望它做的，因为这不是必需的，并且会给我警告和错误(因为我不想一直包含所有的头文件和.o文件)。
长话短说，我是否可以做一些事情，使CLI的makefile忽略添加到CLI文件中的函数，并且不查看函数内部以检查所有内容？
浏览 0提问于2012-08-04得票数 0
回答已采纳
6回答
我的印象是我可以在GNU makefile中调用bash函数，但似乎是错误的。下面是一个简单的测试，我定义了这个函数：
>type lsc
lsc is a function
lsc ()
{
ls --color=auto --color=tty
}
这是我的Makefile：
>cat Makefile
all:
lsc
下面是我在运行make时得到的结果：
>make
lsc
make: lsc: Command not found
make: *** [all] Error 127
我的印象是错的吗？或者是否存在环境设置问题？我可以在命令行运行&#
浏览 1提问于2012-10-28得票数 8
我不清楚makefile中包含的内容，以及头文件中包含的内容。
据我所知，makefile的格式是：
target: dependencies
instructions
但这对我不起作用。这就是我所做的：
library: login.o linked.o cipher.o
gcc -o library login.o linked.o cipher.o
login.o: login.c linked.h
gcc -c login.c
linked.o: linked.c cipher.h
gcc -c linked.c
cipher.o: cip
浏览 0提问于2012-03-12得票数 0
回答已采纳
? 是否可以在contiki-cooja模拟器中使用math.h库？我在ubuntu 18.04 LTS上使用contiki 3.0 我尝试在hello-world应用程序的makefile中添加LDFLAGS += -lm。此外，我还尝试在Makefile.include文件中添加-lm。事情并不是这样的。添加-lm的正确位置是什么。 hello-world.c #include "contiki.h"
#include <stdio.h> /* For printf() /
#include <math.h>
#define DEBUG DE
浏览 14提问于2019-04-15得票数 0
1回答
我们是否有一种有效的方法来包含Makefile中的所有子目录，而不是包含带有-I选项的每个目录？
例如，下面是我的目录结构，其中源代码和标题分布在不同的子目录中。子目录中没有任何Makefile，但是只有一个顶级Makefile。
|--> SRC
|--> scripts
|--- **Makefile**
|--> lib
|------*.c
|------*.h
|----> subdir
|------*.c
浏览 3提问于2020-08-04得票数 2
回答已采纳
如何在makefile中获取makefile的名称？
谢谢。
注：
我需要这样做，因为我希望我的makefile能够调用自己，但是makefile不是Makefile，所以我想写这样的东西：
target:
($MAKE) -f ($MAKEFILENAME) other_target
浏览 0提问于2009-09-09得票数 30
回答已采纳
2回答
我在Makefile中有一个定义为MY_VAR = read orange yellow blue green white black的变量MY_VAR。我正在尝试编写一个Makefile函数/宏，它接受一个颜色列表作为输入，并通过在它们后面附加一个后缀来替换它们。在Makefile中，我可以作为MY_NEW_VAR = $(shell echo $(MY_VAR) | sed -e 's/black/blackcolor/' -e 's/red/redcolor/' -e 's/white/whitecolor/')执行此操作，但在使用带有fo
浏览 3提问于2018-01-23得票数 0
回答已采纳
1回答
在运行特定目标时，我试图要求在Makefile中设置一个环境变量。我正在使用来自的技术，在这里您设置了另一个目标，它将保证设置一个环境变量。
我的看起来是这样的：
require-%:
@ if [ "${${*}}" = "" ]; then \
$(error You must pass the $* environment variable); \
fi
通过该目标设置，预期如下：
$ make require-FOO
Makefile:3: *** You must pass the FOO environment var
浏览 0提问于2016-03-16得票数 1
回答已采纳
显然，当涉及到Unix和Linux时，底层操作系统有一些相似之处。
为什么编译Makefile不会在Linux上编译，而在FreeBSD或OSX上不会编译呢？
例如，在FreeBSD操作系统上成功地安装以下应用程序，但不会在CentOS或Ubuntu上编译。
http://www.superscript.com/trigger/install.html
在Linux操作系统中是否存在需要构建这个特定Makefile的库或内核头？
下面是参考的Makefile：https://github.com/SuperScript/trigger/blob/master/src/Makefile
下面是我
浏览 0提问于2019-04-02得票数 0
回答已采纳
我修了一门CPP语言的课程，我试着理解makefiles中"subst“的用法(一般情况下)，以及在这个makefile中的具体用法。
我试过用谷歌搜索"subst"，但没有找到。
CXX=clang++-5.0
RM=rm -f
CPPFLAGS=-std=c++17
ifndef MAIN
MAIN=./main.cpp
endif
MAINEXECUTABLE=$(subst .cpp,,$(MAIN)).exe
SOURCES=$(MAIN)
all: $(MAINEXECUTABLE)
$(MAINEXECUTABLE)
$(MAINEXE
浏览 1提问于2019-06-02得票数 2
回答已采纳
在(GNU) Makefile中，可以这样做：
include foo.mk
all:
@echo "Hello, world!"
在包含了foo.mk之后，是否有一种方法可以让Makefile吐出？类似于在C预处理器扩展宏等之后？
更新:下面的评论要求我指定我要解决的问题。当/如果Makefile和/或底层，包括Makefile发生更改时，我希望触发重新构建。我找到了一个菜谱，上面写着：
.PHONY: bar
SHAFILE := foobar.sha256
$(SHAFILE): bar
@sha256sum Makefile | cmp -s - $
浏览 1提问于2018-06-26得票数 1
回答已采纳
1回答
我正在尝试下载莎士比亚到C的编译器，并且我已经到了尝试运行Makefile的地步。我已经尝试过nmake -f Makefile，但在第41行返回致命错误U1000：
我找不到Makefile有任何错误。表示MAKESCANNERINCLUDE = $(wildcard $(INCLUDEPATH)/*.{wordlist,metaflex})的"(“和")".Line 41的数量是相同的。
浏览 0提问于2015-11-15得票数 2
我使用makefile在多个系统中构建我的程序。有些系统已经安装了colorgcc脚本。在我的Makefile中，我想检查脚本是否存在，并根据脚本设置CC变量。但是我的Makefile不能正常工作--在没有着色的系统中，make总是将$(CC)设置为colorgcc。下面是Makefile的一部分：
ifneq ("$(wildchar /usr/bin/colorgcc)","")
CC=colorgcc
else
CC=gcc
endif
我还试着使用这个变体：
ifeq ( $(shell test -e /usr/bin/colorgcc), )
C
浏览 0提问于2015-09-12得票数 2
回答已采纳
我有一个makefile，它列出了许多要构建的静态库，每个库都在自己的子文件夹中。我在顶级makefile中这样定义了它们：
LIBS= \
lib1 \
lib2 \
etc...
我试图使用这些名称(例如lib/lib 1、lib/lib 2)将makefile放到每个子文件夹中，并构建它找到的每个库makefile。我可以用一个目标来完成这个任务，而不是为每个库设置一个单独的目标吗？
就像这样：
libs : $(LIBS)
$(LIBS) :
if [ -f /lib/${@}/makefile ]; then cd /lib/${@}; make; fi
我不确定$@是否是
浏览 1提问于2014-01-08得票数 1
回答已采纳
我正在处理来自tensorflow存储库的一个相当大的Makefile，我需要添加一个文件链接。 在对链接错误进行了相当多的调试之后，我发现如果我的文件以.cc结尾，那么链接错误就会消失，而当链接.c文件时，错误就会出现(文件内容保持不变)。 我将文件链接到一个Makefile.inc文件中： .
.
.
FL_SRCS := \
tensorflow/lite/vis_mi/main.cc \
myFunctions.c \ -->>>>IF I CHANGE THE FILENAME TO myFunctions.cc and link to this .cc f
浏览 20提问于2019-12-10得票数 0
回答已采纳
我想用一个makefile来构建同一个软件的两个变体。通过查看环境变量变量，代码知道要构建哪个变量。我知道不能在菜谱中设置环境变量，所以我想根据变体调用不同的子Makefile。
这些是我的制作材料：
Makefile：
all: variant1 variant2
variant1:
include Makefile.variant1
variant2:
include Makefile.variant2
Makefile.variant1：
VARIANT := variant1
publishv1: [rest of recipe]
Makefile.variant2：
VARIA
浏览 4提问于2022-10-18得票数 0
如何在makefile经过预处理后显示它？例如，如果我们有两个makefile：
# Makefile
include Makefile2
# Makefile2
a:a.c
gcc -o a a.c
那么<preprocessor> Makefile应该给出：
a:a.c
gcc -o a a.c
它类似于C预处理器所做的事情(gcc -E)。有这样的makefile预处理器吗？
浏览 0提问于2013-07-09得票数 3
回答已采纳
我正在尝试使用Makefile将文本预先粘贴到文件中。以下bash命令在终端中工作：
echo -e "DATA-Line-1\n$(cat input)" > input
但是，当我将上面的命令放在Makefile中时，它不起作用：
copyHeader:
@echo -e "DO NOT EDIT THIS FILE \n$(cat input)" > input
我猜$(cat输入)在Makefile中不像预期的那样工作。
浏览 1提问于2016-11-08得票数 1
回答已采纳
我有一个makefile，1.mk，包含以下内容： #!make
aa := x
bb := y
cc := z
export
include abc.mk
all:
@echo $(chk1) 和另一个makefile，abc.mk，包含以下内容： #!make
chk1 := $(shell set -o posix; set | awk -F "=" 'BEGIN{ORS=" "}1 $$1~/[a-zA-Z_][a-zA-Z0-9_]*/ {print $$1}')
chk2 := $(shell env &&g
浏览 48提问于2020-12-23得票数 0
从makefile目标中嵌入规则运行python脚本是很有可能的(以便对mkaefile组件的输出进行后期处理)。但是有没有可能将一些来自python脚本的值返回到makefile中，并将其分配给makefile中的某个变量。
所以我认为可以通过两种方式来完成:进程1: 1.从makefile中调用python脚本2.允许python脚本将输出存储在某个已知文件中3.从makefile中读取值并将其赋值给其中的变量
我已经尝试过这种方法，可以执行Step1和Step2，但无法执行步骤3。
流程2: 1.从makefile中调用python脚本2.让python脚本返回一些赋值给makefile
浏览 14提问于2019-06-30得票数 3
TL;DR:如何在Makefile中使用find来识别相关的源文件(例如，所有.c文件)？我知道如何使用wildcard，但我无法让find工作。
Longer：--作为关于共享库的练习的一部分，我正在组装一个Makefile；我注意到，当我使用以下行为我的共享库指定源文件和对象文件(即.c文件)时，在运行make (gcc fatal error: no input files)后会出现一个错误：
SRC=$(find src/ -maxdepth 1 -type f -regex ".*\.c")
OBJ=$(patsubst %.c,%.o,$(SRC))
*rest-o
浏览 2提问于2014-11-01得票数 5
回答已采纳
1回答
我有一个要编译的.ml列表，它在我的makefile中定义，由main/mail.ml完成。
在这些文件中，我有一些failwith "to do"作为一些函数的主体。在此之前，我记得只有当运行时执行需要该函数时，它才会引发错误。
现在，我的所有.ml的编译都运行得很好：.cmi、cmx和.o都已生成。但当我启动主二进制文件时，它似乎并不是首先运行main.ml的let ()中的内容，而是首先检查makefile中列表.ml的所有文件，并在遇到第一个faiwith "to do"时引发Fatal error: exception Failure("to
浏览 0提问于2012-01-31得票数 2
回答已采纳
我有一个像aaa/bbb/ccc/xxx.html这样的变量，我需要在makefile中创建路径。因此，我需要从给定的变量中裁剪文件的位置，并使用mkdir -p aaa/bbb/ccc创建路径。如何从makefile中的变量(aaa/bbb/ccc/xxx.html)获取位置(aaa/bbb/ccc)？
浏览 0提问于2011-12-19得票数 1
回答已采纳
1回答
我有以下源代码树：
src
app1
├── Makefile
app2
├──
app3
├── Makefile
我想在每个app文件夹中调用make，为此我有以下代码：
APPS := $(wildcard $(APPS_DIR)/app*)
apps: $(APPS)
$(APPS):
ifneq ("$(wildcard $@/Makefile)","")
@echo "Building $(patsubst $(APPS_DIR)/%, %, $@)..."
@$(MAKE) -s -C $@
else
浏览 5提问于2020-11-03得票数 0
回答已采纳
7回答
考虑下面这段代码：
double computeK(unsigned short choice, double R){
switch (choice){
case 1:
return 1.0/R;
break;
case 2:
return log(R);
break;
case 3:
return exp(-R);
break;
case 4:
return exp(-R*R);
break;
cas
浏览 0提问于2013-07-16得票数 1
我一直在编辑这个makefile，但它主要是试验和错误。
基本上，我在同一目录中有n .c文件。我希望第一个文件(有一个固定的名称)使用我的makefile hacks进行编译和链接，在链接步骤中包含不同的.o文件，而所有其他文件只使用LIBS编译和链接(没有其他.o文件)。
这是“主”makefile：
MAKEFILE_BASE = ./Build-Assets/Makefile
MAKEFILE_CONTROLLERS = ./Controllers/Makefile
.PHONY: default clean release release-clean
default: relea
浏览 0提问于2019-02-02得票数 0
a=10
b=10
b:
sum=($a+$b)
@echo hello
@echo @sum
我想写一个makefile来计算两个变量的和，但它不工作:我可以知道我哪里出错了吗？
make文件是如何执行的，默认目标是什么？
我可以更改makefile中的默认目标名称吗？
浏览 1提问于2013-05-30得票数 0
1回答
我对makefile很陌生。想学它。有人能解释一下makefile中这一行到底说了什么吗？
(call makelib_export_shell_noexport_varlist,$(filter gBRD_NEXUS_VARS__%,$(.VARIABLES))) $(call makelib_export_shell_noexport_varlist,$(filter gBRD_DIRECTFB_VARS__%,$(.VARIABLES)))make -C ${b-mk-dir} c-export | grep '^[ \t]*export ' > ${b-mk-d
浏览 2提问于2014-05-28得票数 1
回答已采纳
在Makefile中运行在/bin/bash中运行良好的代码行有问题。我知道/bin/sh中的Make运行，所以我通过声明来使它在Bash中运行。然而，即使我运行Make in Bash，我仍然不能让这条线工作，即使很难在Bash中工作。
为什么Bash在Makefile中运行rm -f !(2).txt时抛出错误，而在shell中执行时却不抛出错误？
编辑：我试图删除所有具有特定文件扩展名的文件，但其中一个文件除外。命令rm -f !(2).txt 在我的bash终端中，但不在Make中。
编辑：运行rm -f !(2).txt时“正常”在终端上使用Bash (终端发出命令echo
浏览 1提问于2017-02-12得票数 0
回答已采纳
1回答
C-使用共享库
、、、、
我制作了makefile，它创建了两个C代码文件的共享库(我使用了gcc)。Makefile也在创建可运行的主C文件。现在，我需要知道如何告诉主C文件使用我的共享库--因为我需要使用已经包含在共享库中的代码文件中的函数。谢谢你的帮助。
浏览 0提问于2014-11-19得票数 1
回答已采纳
2回答
给定Makefile中的一个字符串，是否可以使用Makefile语法(不使用shell调用)提取未知字符串的前两个字符？
例如,
VAR := UnKnown
VAR_TERSE = $(call get_first_two_chars, $(VAR))
define get_first_two_char
...
endef
浏览 0提问于2011-08-18得票数 4
回答已采纳
1回答
我正在编写一个Makefile，我想在Makefile中调用virtualenvwrapper命令“禁用”。
这个线程的anwser有一条注释说，"deactivate“命令不是二进制命令，也不是脚本，它是在激活虚拟主机时创建的dinamyc别名shell。
那我该怎么做呢？
浏览 3提问于2014-09-27得票数 3
回答已采纳
1回答
在我的makefile中，我想从.更改搜索目录的列表。
DIRS := ../project ../project/include ../project/src
如下所示..。
INCLUDES := -I"../project" -I"../project/include" -I"../project/src"
我尝试在makefile中使用以下命令..。
INCLUDES := $(patsubst %,-I"%",$(DIRS))
当makefile输出列表时，它不包括引号.
INCLUDES = -I../project
浏览 0提问于2015-07-13得票数 1
回答已采纳
如何将条件写入GNU make Makefile，该文件识别体系结构(在本例中是Intel与Linux )，以便能够适当地设置标志，而无需最终用户在运行make -f时指定Makefile。
编辑
如果条件放在目标之外，则应该指定从包含shell命令的ifeq语句中获取makefile错误：
'commands commence before first target. Stop.'
浏览 1提问于2011-07-01得票数 6
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
实时音视频
对象存储
即时通信 IM活动推荐
腾讯云开发者
