开发者社区

文档建议反馈控制台

最新优惠活动

文章/答案/技术大牛

发布

VHDL - process() 什么时候第一次运行？

VHDL是一种硬件描述语言，用于描述数字系统（如集成电路）的行为。在VHDL中，process()是一个并行语句，它定义了一个可综合的行为，可以被视为一个功能模块。

关于process()什么时候第一次运行，这取决于设计者的实现和编译器的优化策略。在大多数情况下，process()会在设计中首次被调用时运行。但是，在某些情况下，编译器可能会将process()中的语句拆分为多个时序语句，以便在需要时运行。

总的来说，process()的运行时机取决于设计者的实现和编译器的优化策略。

页面内容是否对你有帮助？

有帮助

没帮助

相关·内容

FPGA基础知识极简教程（2）抛却软件思维去设计硬件电路

学过一门或多门软件语言的数字设计初学者经常会犯一些错误，例如硬件语言的并发性，可综合以及不可综合语句区分，循环语句的使用等等。本文的建议将带你区别并扫除这些易错点，助你成为一名优秀的硬件设计师。

03

VHDL语法学习笔记：一文掌握VHDL语法

VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware DescriptionLanguage，诞生于 1982 年。

04

FPGA与VHDL_vhdl和verilog

VHDL相对于Verilog HDL，给人最深刻的印象便是臃肿，掌握起来比较难。本文摘自《FPGA之道》，学会站在巨人的肩膀上来对比学习二者。

02

Verilog代码转VHDL代码经验总结

你已经习惯某种语言，也发现语言不是学习FPGA时需要考虑的问题，它仅仅是硬件描述语言工具而已。可是，当你发现一份和你使用语言不同的代码作为参考时，你又开始想：

02

VHDL快速语法入门

HDL（VHSIC Hardware Description Language）是一种硬件描述语言，主要用于描述数字电路和系统的结构、行为和功能。它是一种用于硬件设计的标准化语言，能够帮助工程师们更好地描述和设计数字电路，并且广泛应用于FPGA和ASIC设计中。在VHDL中，一个设计被描述为一个实体（entity），它包含了输入输出端口的描述。实体也包含了该设计的行为（behavior）的描述。此外，VHDL还包括了标准库（standard library）和数学运算库（numeric package）等。 VHDL的基本语法包括关键字、标识符、注释、数据类型（如std_logic、integer等）、变量声明、信号声明、过程语句、并行操作符等。以下是VHDL的一些基本特性和语法：实体声明（Entity Declaration）：实体（entity）是一个设计的接口和规范，描述了设计的输入和输出信号。在实体声明中，可以指定设计的接口和端口类型。架构（Architecture）：架构是实体的行为和功能描述。它包括了组件实例化、信号声明、过程语句等。在架构中，可以描述设计的逻辑和数据流动。信号（Signal）和变量（Variable）：在VHDL中，信号用于描述设计中的数据传输，而变量通常用于描述局部的数据存储。信号和变量的作用在于描述设计中的数据流动和数据处理。过程（Process）：过程描述了设计中的行为和逻辑。过程可以包括对信号和变量的操作、时序逻辑的描述等。循环（Loop）：VHDL中也包括了循环语句，用于描述设计中的重复操作。总的来说，VHDL是一门强大的硬件描述语言，能够帮助工程师们进行数字电路的设计和描述。通过VHDL，工程师们可以更好地理解和描述设计的结构和行为，从而实现复杂的数字系统设计。虽然VHDL的语法可能对初学者来说有一定的复杂性，但一旦熟悉了其基本特性和语法，将会成为非常有用的工具。

01

全平台轻量开源verilog仿真工具iverilog+GTKWave使用教程

如果你只是想检查Verilog文件的语法是否有错误，然后进行一些基本的时序仿真，那么Icarus Verilog 就是一个不错的选择。相比于各大FPGA厂商的IDE几个G的大小，Icarus Verilog 显得极其小巧，最新版安装包大小仅有17MB，支持全平台：Windows+Linux+MacOS，并且源代码开源。本文将介绍如何使用Icarus Verilog来进行verilog文件的编译和仿真。

04

一周掌握 FPGA VHDL Day 6

今天给大侠带来的是一周掌握 FPGA VHDL Day 6，今天开启第六天，带来VHDL仿真。下面咱们废话就不多说了，一起来看看吧。每日十分钟，坚持下去，量变成质变。

01

Quartus ii 软件仿真基本流程(使用VHDL)「建议收藏」

这是VHDL系列教程的第一个教程。所谓教程，其实也就是记录我本人在学习过程中遇到的问题和学习内容的笔记，分享在这里供其他初学者参考，如果博客中出现任何错误或不严谨的地方，您可以在下方评论区指出来，您的反馈是对我最大的帮助，万分感谢。

05

fpga编程语言VHDL_vhdl和fpga

以我个人经验，我也是在硬件方面做了几年的老油条了，大学时玩过单片机，也就是大家常说的C51，C52，单片机驱动个流水灯还行，但是研究生阶段遇到的很多问题，单片机就有心无力了。至于ARM，DSP or FPGA，由于研一做无人机做了DSP的项目，鄙人觉得DSP入手比较难，但是DSP主攻方向是算法研究的，用于算法处理，绝对是ARM,FPGA替代不了的。但是DSP也有他的局限性，他不利于做硬件系统的驱动控制芯片，通常起着硬件系统控制模块的还是是ARM和FPGA，对比ARM和FPGA，我建议学一种，学精就行，不要三期两道！但是我比较推崇FPGA，因为其应用前景相比于ARM更为广阔，与此同时，FPGA正在朝着算法研究的方向发展，也就是说它有趋势会替代DSP。但目前，一块好的信号处理板的模式通常是DSP+FPGA或者DSP+ARM，所以学习DSP和FPGA结合开发的技术尤为重要！

02

一周掌握 FPGA VHDL Day 4

今天给大侠带来的是一周掌握 FPGA VHDL Day 4，今天开启第四天，带来状态机在VHDL中的实现。下面咱们废话就不多说了，一起来看看吧。每日十分钟，坚持下去，量变成质变。

01

硬件描述语言VHDL——并行语句

版权声明：本文为博主原创文章，转载请注明博客地址： https://blog.csdn.net/zy010101/article/details/89068182

02

System Generator从入门到放弃(五)-Black Box调用HDL代码

System Generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可以设置定点信号的类型，这样就可以比较定点仿真与浮点仿真的区别。并且可以生成HDL文件，或者网表，可以在ISE中进行调用。或者直接生成比特流下载文件。能够加快DSP系统的开发进度。

02

一周掌握 FPGA VHDL Day 2

今天给大侠带来的是一周掌握 FPGA VHDL Day 2，今天开启第二天，带来VHDL的基本结构，话不多说，上货。每日十分钟，坚持下去，量变成质变。

01

VCS仿真VHDL VERILOG混合脚本「建议收藏」

IC小白有感于第一次参与的流片工程，总结了一下参与过程中的Makefile配置，以及一些环境配置，希望能够帮助到大家；

02

一周掌握 FPGA VHDL Day 5

今天给大侠带来的是一周掌握 FPGA VHDL Day 5，今天开启第五天，带来常用电路的VHDL程序。下面咱们废话就不多说了，一起来看看吧。每日十分钟，坚持下去，量变成质变。

01

VHDL和verilog应该先学哪个？

网上有太多的VHDL和verilog比较的文章，基本上说的都是VHDL和verilog之间可以实现同一级别的描述，包括仿真级、寄存器传输级、电路级，所以可以认为两者是等同级别的语言。很多时候会了其中一个，当然前提是真的学会，知道rtl(寄存器传输级)的意义，知道rtl与电路如何对应，在此基础上，则很容易就可以学另外一个。从这个意义上，或许先学什么都无所谓。　　学HDL无非要这么几类人：　　1.学生　　2.电子工程师　　3.软件工程师　　4.纯粹的爱好者　　学生，两眼一摸黑，老师教什么学什么，

09

一周掌握 FPGA VHDL Day 1

今天给大侠带来的是一周掌握 FPGA VHDL Day 1，今天开启第一天，下面咱们废话就不多说了，一起来看看吧。

02

FPGA仿真篇-使用脚本命令来加速仿真二

FPGA的仿真与调试在FPGA开发过程中起着至关重要的作用，也占用了FPGA开发的大部分时间。所以适当减少或简化FPGA的仿真与调试过程无疑是对FPGA开发的加速，所对产品成型的时间。这里我们将利用三篇给大家讲解使用脚本命令来加速FPGA的仿真过程。

01

vhdl testbench实例_支持veriloghdl的工具及获取方法

一般而言，一个testbench需要包含的部分如下：（1）VHDL:entity 和 architecture的声明；Verilog：module declaration （2）信号声明（3）实例化待测试文件（4）提供仿真激励其中第（4）步是关键所在，需要完成产生时钟信号，以及提供激励信号两个任务。

03

VHDL硬件描述语言（三）——基本数据对象和数据类型

VHDL是一种强类型的语言，它不允许不同数据类型之间的相互赋值。如果想在不同数据类型之间进行赋值则需要调用函数来完成。

02

例说Verilog HDL和VHDL区别，助你选择适合自己的硬件描述语言

如果你搜索Verilog和VHDL的区别，你会看到很多讨论这场HDL语言战争的区别页面，但大多数都很简短，没有很好地举例说明，不方便初学者或学生理解。

03

Verilog HDL 、VHDL和AHDL语言的特点是什么?_自助和助人区别

如果你搜索Verilog和VHDL的区别，你会看到很多讨论这场HDL语言战争的区别页面，但大多数都很简短，没有很好地举例说明，不方便初学者或学生理解。

01

数字电路实验（三）——加法器、运算器

1、实验步骤： A全加器： 1个vhd文件，用来定义顶层实体 1个vwf文件，用来进行波形仿真，将验证的波形输入 1、新建，编写源代码。 (1).选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路\实验课\实验三\全加器】）-【next】（设置文件名【gg】）-【next】（设置芯片类型为【cyclone-EP1CT144C8】）-【finish】 (2).新建：【file】-【new】（【design file-VHDL file】）-【OK】 2、写好源代码，保存文件（gg.vhd）。 3、编译与调试。确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。 4、波形仿真及验证。新建一个vector waveform file。按照程序所述插入jinwei0,jiashu1,jiashu2,jieguo,jinwei1五个节点（jinwei0,jiashu1,jiashu2为输入节点，jieguo,jinwei1为输出节点）。(操作为：右击 -【insert】-【insert node or bus】-【node finder】（pins=all；【list】）-【>>】-【ok】-【ok】)。任意设置jinwei0,jiashu1,jiashu2的输入波形…点击保存按钮保存。（操作为：点击name（如：jinwei0））-右击-【value】-【count】（如设置binary；start value=0；end value=1；count every=10ns），同理设置name jiashu1,jiashu2（如0,1,5），保存）。然后【start simulation】，出name jieguo,jinwei1的输出图。 5、功能仿真，即没有延迟的仿真，仅用来检测思路是否正确。

02

【手撕代码】HDB3编解码

HDB3编解码任务来源于2023年3月4日“FPGA技术讨论群”的一次活动《101群第一次FPGA编码交流研讨会》，要求设计HDB3编解码，本篇文章作者【roy2022】，经作者授权后转发，以下所有文件版权归作者所有。

03

谈谈Verilog和SystemVerilog简史，FPGA设计是否需要学习SystemVerilog

Verilog和System Verilog是同一硬件描述语言（HDL）的同义名称。SystemVerilog是IEEE官方语言标准的较新名称，它取代了原来的Verilog名称。Verilog HDL语言最初是于1 9 8 3年由Gateway Design Automation 公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。专有的Verilog HDL于1989年逐渐向公众开放，并于1995年由IEEE标准化为国际标准，即IEEE Std 1364-1995TM（通常称为“Verilog-95”）。IEEE于2001年将Verilog标准更新为1364-2001 TM标准，称为“Verilog-2001”。Verilog名称下的最后一个官方版本是IEEE Std 1364-2005TM。同年，IEEE发布了一系列对Verilog HDL的增强功能。这些增强功能最初以不同的标准编号和名称记录，即IEEE Std 1800-2005TM SystemVerilog标准。2009年，IEEE终止了IEEE-1364标准，并将Verilog-2005合并到SystemVerilog标准中，标准编号为IEEE Std 1800-2009TM标准。2012年增加了其他设计和验证增强功能，如IEEE标准1800-2012TM标准，称为SystemVerilog-2012。在撰写本书时，IEEE已接近完成拟定的IEEE标准1800-2017TM或SystemVerilog-2017。本版本仅修正了2012版标准中的勘误表，并增加了对语言语法和语义规则的澄清。

03

vhdl与verilog hdl的区别_HDL语言

HDL特别是Verilog HDL得到在第一线工作的设计工程师的特别青睐，不仅因为HDL与C语言很相似，学习和掌握它并不困难，更重要的是它在复杂的SOC的设计上所显示的非凡性能和可扩展能力。在学习HDL语言时，笔者认为先学习VerilogHDL比较好：一是容易入门；二是接受Verilog HDL代码做后端芯片的集成电路厂家比较多，现成的硬核、固核和软核比较多。小析VHDL与Verilog HDL的区别学习完VHDL后觉得VHDL已非常完善,一次参加培训时需学习Verilog HDL,于是顺便“拜访”了一下Verilog HDL，才发现，原来Verilog HDL也是如此高深，懵懂中发现Verilog HDL好像较之VHDL要多一些语句，是不是Verilog HDL就要比VHDL高级些？

01

verilog调用vhdl模块_verilog和vhdl哪个更好

以Verilog文件为顶层文件，调用VHDL模块，testbench为Verilog文件。 1、新建project 2、编写.vhd文件，FPGA_VHDL.vhd，文件名与模块名称一致；

05

Vivado Non-Project MODE Tcl Commands

1 read_edif:将EDIF或NGC网表文件导入当前项目的“设计源”文件集。

01

Vivado 2019.1新特性（4）：VHDL 2008 Generic

VHDL 2008对Generic有了显著的增强，不仅可以在entity中声明generic，还可以在package和function中声明generic。同时，generic支持type。我们看一个典型的案例。

02

FPGA：硬件描述语言简介

硬件描述语言HDL(Hardware Description Language ) 类似于高级程序设计语言. 它是一种以文本形式来描述数字系统硬件的结构和行为的语言, 用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统的逻辑功能。用HDL编写设计说明文档易于存储和修改，并能被计算机识别和处理.

02

VHDL和Verilog的区别

这两种语言都是用于数字电子系统设计的硬件描述语言，而且都已经是 IEEE 的标准。 VHDL 1987 年成为标准，而 Verilog 是 1995 年才成为标准的。这个是因为 VHDL 是美国军方组织开发的，而 Verilog 是一个公司的私有财产转化而来的。为什么 Verilog 能成为 IEEE 标准呢？它一定有其优越性才行，所以说 Verilog 有更强的生命力。

02

如何在 FPGA 中做数学运算

由于FPGA可以对算法进行并行化，所以FPGA 非常适合在可编程逻辑中实现数学运算。我们可以在 FPGA 中使用数学来实现信号处理、仪器仪表、图像处理和控制算法等一系列应用。这意味着 FPGA 可用于从自动驾驶汽车图像处理到雷达和飞机飞行控制系统的一系列应用。

02

modelsim se 2019.2安装教程

modelsim se 2019是一款在原版本软件功能和性能基础上得到改进以及优化的最新版本HDL语言仿真软件，使其软件功能性更加完善。2019新版本提供全面完善以及高性能的验证功能，全面支持业界广泛的标准；另外相比老版本，仿真速度要快10倍，并且图形用户界面功能强大，所有窗口都会在任何其他窗口中自动更新活动。比如在Structure窗口中选择设计区域会自动更新Source，Signals，Process和Variables窗口。您可以在不离开软件环境的情况下编辑，重新编译和重新模拟，所有用户界面操作都可以编写脚本，模拟可以批量或交互模式运行，是FPGA/ASIC设计的首选仿真软件。

02

基于脚本的modelsim自动化仿真

FPGA的仿真与调试在FPGA开发过程中起着至关重要的作用，也占用了FPGA开发的大部分时间。所以适当减少或简化FPGA的仿真与调试过程无疑是对FPGA开发的加速，所对产品成型的时间。这里我们将利用三篇给大家讲解使用脚本命令来加速FPGA的仿真过程。

03

veriloghdl和vhdl比较_HDL语言

版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容，请发送邮件至举报，一经查实，本站将立刻删除。

02

用户体验角度来看前端性能监控

继续寻找标准，不过很可惜，从 performance timing 没有找到，那么我们将目光转向业界来看一下：

07

适合初学者的 4 大 HDL 仿真器

对于那些刚开始使用 HDL（如 VHDL 和 Verilog）进行编程的人来说，运行仿真以更好地了解该语言的工作原理非常重要。我们来看看四个仿真器——Icarus Verilog、GHDL、Vivado 和 Modelsim——并讨论它们的优缺点。

01

verilog vhdl混合_vhdl转换为verilog

step1. 用vhdlcom将所有的VHDL RTL代码编译成库 1.1 将所有的vhdl文件放到vhdl.f文件中，如： vhdl.f ——— my_design.vhd my_lib.vhd tb_my_design.vhd 1.2 编译成库 vhdlcom -f vhdl.f 编译完成后，在运行路径下可看到自动生成的一个库文件夹work.lib++ 注意： a) 一般情况下vhdlcom命令不需要加其他参数。若出现vhdl版本问题，可考虑增加-vhdl08等参数：vhdlcom -vhdl08 -f verilog.f b) 编译后的log为vhdlcomLog/compiler.log c) -lib 参数可指定一个库名。不指定，则默认库命为work。所有的生成的库的库名都是自由附加了”.lib++”后缀。对于混合仿真vhdl和verilog的库名要保持一致，否则可能出现其中一个库无法识别的问题（verdi版本为2015，可能后续版本解决了该问题）。例：vhdlcom -lib mylib -f vhdl.f，生成mylib.lib++库

02

要想玩转FPGA，按这4个步骤来

FPGA作为一种高新技术，由于其结构的特殊性，可以重复编程，开发周期较短，越来越受到电子爱好者的青睐，其应用已经逐渐普及到了各行各业。因此，越来越多的学生或工程师都希望跨进FPGA的大门掌握这门技术

03

可以用verilog描述而不能用VHDL_verilog多次调用同一模块

Error: VHDL type mismatch error at <component_name>.vhd: boolean type does not match integer literal

01

Quartus II 上手攻略

Quartus II 是Altera公司为其FPGA/CPLD芯片设计的集成化专用开发软件，有原理图、VHDL、Verilog HDL等多种设计输入形式，内嵌综合器以及仿真器，可以完成从设计输入、综合适配、仿真到下载的完整FPGA设计流程。

01

VHDL、Verilog和SystemVerilog的比较

各种硬件描述语言 (HDL) 在过去几年中不断增强，确定哪种语言适合哪种设计的复杂性也随之增加。许多设计人员和组织正在考虑是否应该从一种 HDL 切换到另一种HDL。

02

基于FPGA的USB接口控制器设计（附代码）

今天给大侠带来基于 FPGA 的 USB 接口控制器设计（VHDL），由于篇幅较长，分三篇。今天带来第三篇，下篇，FPGA 固件开发、USB驱动和软件开发。话不多说，上货。

01

FPGA必出笔试题

1、用状态机实现10010码的探测，如x=1001001000 z=0000100100（输出）

01

误码检测单元的功能设计

本章具体介绍误码率测试仪的基本功能的设计方法以及各部分的具体电路设计。主要包括 FPGA 内部的码型发生单元，误码插入单元、误码检测单元，同步单元，误码计数单元，模拟信道单元和显示单元组成。

03

HDL设计周边工具，减少错误，助你起飞！

HDL设计是基础，设计完用一些工具检测自己的代码是很必要的，比如仿真工具去验证自己代码的功能。今天给大家介绍几种类型的工具，都是有助于HDL设计，其中包括：代码检查器（Lint）、代码覆盖率、波形设计、状态机设计等等，下面开始吧！

03

VHDL 与 VerilogHDL 详细对比

序号区别之处 VHDL Verilog 1 文件的扩展名不一样 .vhd .v 2 结构不一样包含库、实体、结构体。ENTITY 实体名 IS PORT(端口说明) END 实体名 ;ARCHITECTURE 结构体名 OF 实体名 IS 说明部分BEGIN 赋值语句/ 元件语句/ 进程语句 END 结构体名 ; 模块结构 (module… endmodule)module 模块名 (端口列表) ; 输入/输出端口说明; 变量类型说明;assign 语句 (连续赋值语句) ；元件例化语句；always@

04

简谈CPU、MCU、FPGA、SoC芯片异同之处

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

02

优秀的 Verilog/FPGA开源项目介绍（十一）- SPI/SPI FLASH/SD卡

Software in the Public Interest (SPI) 是一家在纽约州注册的非营利性公司，其成立的目的是为开发开源软件和硬件的组织提供财政赞助。我们的使命是通过处理非技术性管理任务来帮助大量和重要的开源项目。

01

用Tcl实现Vivado设计全流程（1）

Vivado有两种工作模式：project模式和non-project模式。这两种模式都可以借助VivadoIDE或Tcl命令来运行。相比之下，VivadoIDE给project模式提供了更多的好处，而Tcl命令使得non-project模式运行起来更简单。

03

扫码

添加站长进交流群

领取专属 10元无门槛券

手把手带您无忧上云

扫码加入开发者社群

相关资讯

热门标签

活动推荐

运营活动

活动名称

广告关闭