Verilog编译器如何解释加法
Verilog编译器是一种用于解释和编译Verilog硬件描述语言的工具。Verilog是一种硬件描述语言，用于描述数字电路和系统的行为和结构。在Verilog中，加法是一种常见的操作，用于对数字进行相加。
当Verilog编译器遇到加法操作时，它会将其解释为对两个数字进行相加的操作。编译器会根据Verilog语法规则和语义规则对加法操作进行解析和处理。
加法操作在数字电路设计中具有广泛的应用场景，例如在算术逻辑单元（ALU）中用于执行算术运算，或者在数据通路中用于实现加法器等功能。通过使用Verilog编译器，可以将这些加法操作转化为硬件电路的描述，并最终实现在FPGA或ASIC芯片上。
对于Verilog编译器的选择，腾讯云提供了一款名为FPGA开发套件（FPGA Development Kit）的产品，它提供了Verilog编译器以及其他与FPGA开发相关的工具和资源。您可以通过访问腾讯云的FPGA开发套件产品介绍页面（https://cloud.tencent.com/product/fpga）了解更多相关信息。
需要注意的是，Verilog编译器是一种工具，它的作用是将Verilog代码转化为硬件电路的描述，而不是直接执行加法操作。因此，Verilog编译器的输出结果需要经过综合、布局和时序等步骤，最终才能在FPGA或ASIC芯片上实现相应的功能。
相关·内容
我一直在设计Delta-Sigma DAC，在我的(Sigma)计数器和(delta和Vref)比较器中处理有符号的数字时遇到了困惑和绝望。
我尝试使用签名2的补码，但EDAcompiler似乎没有注意到我这样做了，这很可能是我自己的错误！
所以基本上我的问题是，我如何(在Verilog中)表示负数，以便它们可以在计数器中使用(因此可以向上和向下计数)？我知道保存有符号数字的计数器寄存器必须声明为reg signed [:0]
谢谢!加文
浏览 0提问于2016-01-15得票数 0
我正在使用MIPS处理器的32位ALU。我已经读过Pong Chu关于verilog和其他文本的书，但我还没有真正找到一个具体的答案，关于我将如何使用verilog实现add immediate？
例如，使用asm代码: addi Y，A，immediate
加法就像y=a+b一样简单，但是我如何解释一个立即操作数呢？
浏览 1提问于2015-02-24得票数 0
当使用SInt和UInt实现加法器时，我得到了相同的Verilog代码，请参见下面的代码。
import Chisel._
class Unsigned_Adder extends Module{
val io = new Bundle{
val a = UInt(INPUT, 16)
val b = UInt(INPUT, 16)
val out = UInt(OUTPUT)
}
io.out := io.a + io.b
}
和
import Chisel._
class Signed_Adder extends Mod
浏览 33提问于2016-09-16得票数 1
回答已采纳
1回答
在verilog中，我们如何在testbench中使用实数(例如，在testbench代码中输入ip核(浮点)的数据)，如何添加这些数字？
浏览 2提问于2022-08-07得票数 -1
我知道Verilog有一个算术加运算符。如果我正在构建一个加法器，我应该自己做还是使用它？哪个会在我的处理器上表现得更好？
浏览 25提问于2020-02-22得票数 0
3回答
在verilog中，我有一个二进制值数组。如何取减去值的绝对值？
Verilog代码：
module aaa(clk);
input clk;
reg [7:0] a [1:9];
reg [7:0] s [1:9];
always@(posedge clk)
begin
s[1] = a[1] - a[2];
s[2] = a[2] - a[3];
s[3] = a[1] + a[3];
end
endmodule
我希望我的s[1]和s[2]值永远是正的。我怎样才能在合成的verilog中做到这一点呢？
我尝试过使用signed
浏览 3提问于2013-10-17得票数 2
8回答
硬件激励回路。废话?
、、、、
前几天我在Verilog学了一个很酷的把戏。当你需要反复做某事的时候。您可以使用移位寄存器来计算增量的数量。只要把一个1从LSB移到MSB，当它到达MSB的时候，你就完成了。
在C语言中，应该是这样的：
for(j=0b1; !(j & (1<<16)); j=j<<1)
{
/*do a thing 16 times*/
}
我知道它有有限的用途，因为比特宽度，但它不涉及任何附加，所以它是快速的。所以我的问题是：有什么用吗？在C或任何其他高级语言中使用它值得吗？
也许在资源有限的嵌入式系统中。
谢谢
浏览 5提问于2012-05-25得票数 5
回答已采纳
我对Verilog和VHDL很陌生。
我一直在研究Verilog，专注于如何做算术运算，这是我的教授推荐我学习的一个项目。其思想是执行一个简单的方程，内容加法，减法，乘法和除法实数，如1.0058 + 0.1689，在他们的二进制版本。
我在读卡瓦纳格的“Verilog”里的算术书。他们解释如何做加法，除数等，他们采取编程方法的“盖茨”，他们使用的门，无论是组合逻辑或顺序逻辑。
我很容易理解这本书，但不是认为Verilog已经有了这个+、-、*甚至/来进行除法，为什么这么费劲地用卡诺和加法器波纹进位加法器等来实现它呢？
为什么不声明变量并使begin...end并在语句中使用"=“进行
浏览 5提问于2016-01-15得票数 1
回答已采纳
2回答
来自libcores的引用
一个后处理器生成一个Verilog，并为FPGA的执行进行调整.第二个产生用于ASIC的Verilog。
这是真的吗？如何指定使用哪个后处理器？
我注意到我们可以发送一个选项‘-X xxx’到凿子，其中‘xxx’可以是高，中，低，verilog。这有关系吗？这些“编译器”的确切含义是什么？
谢谢!
浏览 2提问于2018-04-16得票数 2
回答已采纳
提前谢谢你，
我有一个简单的Simulink模型，它采用IEEE-754格式的32位数字，并添加相同的数字，这使输出再次以32位宽IEEE-754格式。我使用MATLAB的HDL编码器加载项，并为相同的Verilog代码生成.当我为同样的代码编写一个测试平台时，我发现从这段代码中获得的延迟是100 is。但是有什么方法可以把这个减少到更多，比如说10 is。
下面我附加了我用来生成Verilog代码的Simulink模型，以及生成的Verilog文件。另外，我还附加了一个模拟屏幕截图，以防您不想浪费时间运行脚本
浏览 7提问于2020-01-02得票数 0
回答已采纳
1回答
我必须实现一个串行执行A+B+C+D的电路。
使用第一个加法器将A和B相加，使用第二个加法器将结果与C相加，最后使用第三个加法器将结果相继与D相加。
问题是，为了使设计功耗低。我必须关闭另外两个不在使用中的加法器。我所能想到的就是启用和禁用信号，但这会导致延迟问题。
我如何在verilog中以一种有效的方式综合它？
A、B、C、D可以在每个时钟周期内改变。开始信号用于指示何时需要新的计算。
浏览 3提问于2013-09-10得票数 1
我试图解析Verilog代码，包括Verilog编译器指令。我的解析器目前坚持这样的指令通常以换行符结尾。
`ifdef foo <newline>
这是因为在早期的Verilog标准中没有对编译器指令进行任何讨论，除了粗略地“指令可能发生在源中的任何地方”之外，而且我发现的所有示例都没有违反这条规则。考虑到编译器指令可以说是受"C“启发的，而C的指令必须以换行符结尾，这似乎是合理的。
在一个开放源码规范( CPU )中，我遇到了以下几行代码，我认为它是经过彻底测试的(即有效的)代码：
`ifdef PR_ERROR if ($time > 1 &&
浏览 2提问于2020-12-31得票数 0
回答已采纳
1回答
如何在verilog中实现一个代码，该代码解析一个指数方程，其中的数字必须表示为不动点。
例如，我在C++上有这个方程，并希望转换为Verilog或VHDL：
double y = 0.1+0.75*(1.0/(1.0+exp((x[i]+40.5)/6.0)));
其中'y‘和'x’必须是不动点数。“x”也是一个向量。
我查找了有定点的模块和库，但没有一个模块和库有指数函数。
浏览 1提问于2014-08-22得票数 0
我已经在一个verilog文件中定义了所有verilog文件的宏，比如FabScalarParam.v，我首先在system.do文件中编译FabScalarParam.v，然后编译其他verilog文件。
但是当我运行"do system.do“来编译设计时，它会显示如下错误，
# ** Error: I:/programming/EDK/project_4/pcores/instruction_side_v1_00_a/hdl/verilog/StallUnit.v(6): (vlog-2163) Macro `MAX_STALL_CYCLES_LOG is undefined.
浏览 0提问于2012-12-23得票数 1
我有浮点数。假设是4.6和3.8。我们将它们转换为定点(Q4.4)，方法是执行4.6 x 2^4 = 74和3.8 x 2^4 = 61。我们将两个数字74 + 61 = 135相加。现在，我们通过执行135 / 2^4 = 8.4将结果135转换为浮点数。这将给出结果的整数部分，即8。
现在小数部分是通过做(2^2+2^3+2^4)来计算的。有人能告诉我如何在verilog中获得这个值4，这样我就可以在7段显示器上显示为8.4吗？
浏览 1提问于2016-05-27得票数 0
1回答
我正在设计一个FIR滤波器在Verilog与Quartus II。我需要浮动我的系数，所以我尝试使用浮子，但reall不支持Quartus，所以我做什么？
谢谢
浏览 4提问于2015-05-03得票数 0
1回答
我正在学习HDL，我感兴趣的是for循环是如何在系统Verilog中实现的。
使用以下代码...
always_ff(posedge clk)
begin
for(int i = 0; i < 32; i++) s[i] = a[i] + b[i];
end
我最终会在逻辑中有32个加法器，并且它们都是同时执行的吗？或者添加是以某种方式按顺序执行的？
感谢Boscoe
浏览 2提问于2015-03-24得票数 1
回答已采纳
3回答
我对在FPGA项目中使用感兴趣。
我知道要使用J1 CPU本身，我需要综合(等等)。Verilog代码，并将比特流加载到我的FPGA中。我可以使用IceStorm或FPGA供应商自己的工具来完成这一任务。没问题。
我不明白如何编译一个第四程序，可以上传到FPGA的内存和执行。
运行什么命令将Forth程序编译成.hex文件？
浏览 0提问于2018-11-09得票数 6
回答已采纳
是否有一些内置的测试或工具，用于对凿子或firrtl设计与生成的verilog进行正式验证？verilog后端构建在哪些概念上？里面有虫子吗？
浏览 1提问于2018-04-12得票数 5
回答已采纳
1回答
假设我有一个寄存器reg [15:0] my_reg，其中包含一个16位签名的示例：
如何将样本从签名转换为未签名？我读过，并且知道有符号数字的2位补码，但是如何在Verilog中高效地执行这个转换呢？(我不知道my_reg是正的还是负的，它在每一个时钟周期中都会发生变化=我在每一个正时钟边缘都会收到一个新的样本)。
最终目标(添加一点上下文)是实现数字FPGA内置的自动增益控制(AGC)。
编辑：，正如我所建议的那样，我已经将这两个问题分成了两个不同的帖子。看另一个
浏览 2提问于2014-06-11得票数 7
回答已采纳
我想在另一个文件中包含一个verilog模块。如何将其包含在代码中，以及如何编译代码以包含头文件？是不是跟c一样？
浏览 1提问于2013-10-29得票数 15
回答已采纳
1回答
这是一个家庭作业问题，我试图自己解决，但我做不到。家庭作业是实现一个电路，利用右移两个二进制数相乘。我对Verilog没有任何问题，我唯一的问题是如何总结这个算法，这样我就可以自己实现它。
浏览 4提问于2016-12-06得票数 0
回答已采纳
2回答
我正在尝试将我的k最近邻代码(在MATLAB中)移植到Verilog，这样我就可以在我的设计中使用它，并最终将其放在FPGA板上。现在，MATLAB中的代码及其操作相当简单，因为生成空矩阵和单位矩阵，或者乘以2D矩阵之类的事情都可以由预先构建的函数方便地处理。我正试图在Verilog中做同样的事情，但没有使用'for‘循环，因为它们只能在并行结构中使用，效率不是很高(对吧？)。我可以处理一维数组，但我似乎想不出任何关于2D矩阵的有效方法(或者至少像在硬件上那样有效)。任何建议都会有所帮助。
提前感谢！！
浏览 6提问于2013-10-04得票数 1
3回答
我正在用verilog合成一些乘法单元，我在想，如果您在多点时使用booth编码来实现您自己的CSA，还是只使用*符号，并让综合工具为您解决这个问题，那么在面积/功率节省方面，您是否会得到更好的效果？
谢谢!
浏览 5提问于2013-08-01得票数 0
回答已采纳
1回答
我是Verilog的新手，基本上是想教自己一个大学的数字逻辑设计模块。我试图在Verilog中编写一个BCD加法器，使用两个带逻辑的完整加法器，以便在需要时转换为BCD。
这是我的代码：
module binary_adder (
output [3:0] Sum,
output C_out,
input [3:0] A, B,
input C_in
);
assign {C_out, Sum} = A || B || C_in;
endmodule
module BCD_Add
浏览 6提问于2021-08-12得票数 0
回答已采纳
使用"make“命令完成定义，如下所示：
make something -define "file=$(name)"
如何在我的系统verilog测试平台中使用这个定义？
浏览 18提问于2017-06-27得票数 0
回答已采纳
作为task.Return值调用的Verilog系统函数task.Return将被忽略。
在编译verilog测试时，我得到了上述错误，该测试基本上是在i2c上读取和写入值。我之前没有收到这个错误，我不知道发生了什么变化，这给了我这个error.Also这个错误指向另一个名为tb.v的文件，它包含了testbench基础结构。它在tb.v中所指向的行是‘`ifdef测试’。
浏览 3提问于2013-03-29得票数 0
1回答
我有VHDL代码。Modelsim给了我错误
预期长度为32；实际长度为31
如何写代码，说明它是正确的，我不写长度的向量。我想要像Verilog: Verilog那样工作
reg [30:0] smth1 = 2735*12;
reg [15:0] smth2 = 12*11;
reg [31:0] smth1_s;
always (*)
begin
smth1_s <= smth1+smth2;
end
VHDL：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsign
浏览 1提问于2016-10-11得票数 1
回答已采纳
我在将变量从不同的python文件导入到当前的文件时遇到了困难。我知道这已经问了好几次了，我已经尝试了几乎所有这些解决方案，但都没有用。
在文件top.py中：
import sys, getopt, pdb
import argparse
import my_parser
my_parser.start_parse(6)
my_parser.in_out(2)
print "info: ",my_parser.verilog_inps
print "N1 data: ",my_parser.ckt_data["N1"]
在parser.py
浏览 0提问于2014-09-15得票数 0
回答已采纳
1回答
我的目标是在Verilog中编写一个带门的BCD加法器。我有一些问题：
1-如何从第一个“四位加法器”输出中选择位。我的总和是S。在第一个加法器中使用S后，我可以选择像S[0]这样的位吗，或者有其他方法吗？
2-如何指定输入，特别是如果我有一个用于four_bit_adder的模块，并且它只需要一个像A (4位)这样的元素？我试图指定一些位，但我无法处理它。
例如，对于某些情况，A[3]和A[1]需要为0或1，但我的模块只有一个元素。
我的试用如下：
`include "four_bit_adder.v"
module bcd_adder(S,A,B,Cin);
input
浏览 13提问于2020-05-08得票数 1
回答已采纳
在下面的Verilog模块中，我想了解为什么使用级联的阻塞赋值没有给出与2注释掉的阻塞分配相同的结果。
当我在FPGA上运行程序时，它给出了两个阻塞分配( leds闪烁)的预期结果，而不是使用级联( leds保持关闭)的阻塞分配。
加分的答案指向Verilog规范，解释在这里发挥的作用！
/* Every second, the set of leds that are lit will change */
module blinky(
input clk,
output [3:0] led
);
reg [3:0] count = 0;
reg [27:0] i = 0;
浏览 1提问于2018-11-25得票数 0
回答已采纳
我正在处理文件，查找类似以下内容之一的文本：
module mymodule (
module mymodule(
module mymodule
(可能在同一条线上，也可能不在同一条线上。还有其他的变化，但让我们假设它是上面所示的三个变体之一。
我将文件放入$verilog_model并执行拆分
$barename = 'mymodule';
my $verilog_model = do { local $/; <VIF> };
close VIF;
($head, $body) = split /module\s+$barename[\0
浏览 3提问于2016-10-19得票数 0
第1部分
我总是被告知在Verilog中使用函数以避免代码重复。但我不能用模块做这个吗？如果我的理解是正确的，所有函数都可以在Verilog中重写为模块，但不能从始终块的内部实例化模块。不过，在这种情况下，我总是可以坚持使用模块。我说的对吗？
第2部分
如果我是对的，为什么Verilog编译器不能以这样的方式编写，使模块得到函数的处理？我的意思是，为什么编译器不能允许程序员在n块内实例化一个模块并停止支持函数呢？
浏览 1提问于2017-12-23得票数 5
我正在使用进行静态随机存取存储器行为模拟。有了，我希望用一个商业的编译verilog的静态随机存取存储器编译器来取代它，这样我就可以对整个设计进行综合，包括静态随机存取存储器。
然而，我注意到SyncReadMem()发出的verilog并不像那样具有统一的IOs。我想知道如何使用像SyncReadMem()这样的chisel mem API来生成一些像rocketchip那样的sram verilog？
浏览 54提问于2021-02-24得票数 1
回答已采纳
2回答
带负项的幂级数求和乘法
、、、
如何在Verilog中计算浮点乘数？到目前为止，我通常使用shift << 1024，然后浮点数变成整数。然后我做一些运算，然后>> 1024再得到一个分数。
例如0.3545 = 2^-2 + 2^-4 +.
我对另一种方式有疑问，像这样。我不知道负(-)从何而来：
0.46194 = 2^-1 - 2^-5 - 2^-7 + 2^-10.
我刚从某人那里看了看。但正如你所说的，这就是这样的代表
0.46194 = 2^-2 + 2^-3 + 2^-4 + 2^-6 + 2^-7 + 2^-10 .。
我不明白它怎么知道减号是用的？
我们怎么知道什么时候需要负数呢？另
浏览 5提问于2015-02-06得票数 4
回答已采纳
2回答
我正在写4位加减器的verilog代码。我使用的是结构设计。首先，我已经写了1位全加器的verilog代码。然后我用它来写4位加减器的代码。
module fadder (A, B, Cin, Sum, Cout);
input A, B;
input Cin;
output Sum;
output Cout;
wire t1,t2,t3,t4;
xor x1(t1,A,B);
xor x2(Sum,t1,Cin);
and g1(t2,A,B);
and g2(t3,B,Cin);
and g3(t4,Cin,A);
or g
浏览 1提问于2018-09-02得票数 1
回答已采纳
3回答
这个问题可能不太适合StackOverflow，但是编译器和Verilog (可以被认为是编程语言)都与这个项目相关。
我在哪里可以找到从Verilog语言到GDSII格式或Netlist的开源(或可下载和非商业使用)编译器？有许多Verilog模拟器(将其编译为本机机器代码或C语言)，许多Verilog- to -FPGA编译器，但我想要编译器，能够从Verilog生成传输器的几何结构。
网表是集成电路元件的互连，例如晶体管、电阻器甚至单元(?)。它可以转换为GDSII，但如果编译器在"Verilog->Netlist“上工作，我还需要一个免费的转换器"Netlist-
浏览 1提问于2010-11-15得票数 5
回答已采纳
我已经使用一些配置(Default、DualCoreConfig、RoCCExampleConfig等)成功地构建了VCS模拟器。现在在vism/generated-src下获取所需的文件，如何在CAD-tools (概要)中使用/准备此文件
我是否需要任何处理来编译Verilog文件以在CAD工具中运行，或者我该如何做？
谢谢
浏览 3提问于2020-08-20得票数 0
1回答
在java的字符串中，这种优先级的解释是什么？
public class PrecedenceInStrings {
public static void main(String[] args){
int x = 3;
int y = 5;
String s6 = x + y + "total";
String s7 = "total " + x + y;
String s8 = " " + x + y + "total";
System.out.println(s6 + "\n" + s7 + "
浏览 0提问于2015-03-28得票数 1
回答已采纳
我正在尝试通过使用for循环的波纹进位加法器来执行加法，并且我希望仅在时钟后沿执行该操作。为此，我使用了一个generate块并在generate块中使用For循环。如果我使用without always语句，它会工作得很好，但当我添加always块时，它会导致模拟时出错。代码如下：
genvar i;
generate
always @(posedge clk)
for(i=0;i<=31;i=i+1) begin : generate_block
fulladd f1(.sum(sum[i]),.cin(cout1[i]),.a(b[
浏览 4提问于2016-10-29得票数 0
8回答
我不知道该怎么问，只是想问一下。请帮我贴上标签。无论如何，我的朋友问我一个问题，在Java中哪个更快
int a = 5 + 5 + 5 + 5 + 5
或
int b = 5 * 5 ?
它依赖于语言吗？我的意思是，在java中，a比b快，但在C++中就差了
我的答案是a比b快，因为在计算机组织结构中比较加法/乘法
浏览 3提问于2011-01-21得票数 3
回答已采纳
我在用verilog设计一个16位超前进位加法器时遇到了一些复杂的问题。我在这里有代码：
module fulladder(a, b, c, s, cout);
input a, b, c;
output s, cout;
xor #0
g1(w1, a, b),
g2(s, w1, c);
and #0
g3(w2, c, b),
g4(w3, c, a),
g5(w4, a, b);
or #0
g6(cout, w2, w3, w4);
endmodule
我知道端口是如何工作的，但是我需
浏览 1提问于2012-11-22得票数 3
回答已采纳
我刚接触Verilog，但我已经做了很多年的C程序员，这让我变得很危险。
我正在为一堂课做一些Verilog。我想在我的模拟代码中使用C assert()风格的测试。
我们没有使用系统Verilog，所以我找不到标准的断言。我拼凑了下面的宏。
`define ASSERT_EQUALS(x,y) \
repeat(1)\
begin\
if( (x) != (y) ) \
begin\
$write( "assert failed %d != %d\n", (x), (y) );\
浏览 0提问于2012-10-14得票数 7
回答已采纳
1回答
上下文
我正在用modelsim/questasim开发一个用verilog/VHDL模块共同模拟的systemC仿真环境。
我的Verilog模块使用参数来设置每个模块，我的VHDL模块使用泛型来设置每个模块，如果需要的话，我的systemC模块可以使用模板复制这些模块。
下面的讨论非常相似，但我不能使用sc_main，因为有Modelsim：
问题
我希望能够使用verilog参数实例化systemC模块
示例
下面是一个最小的(不起作用的)示例：
Verilog文件
module submodule
#(
parameter parameter1 = 32
}
(
inp
浏览 11提问于2021-08-06得票数 0
回答已采纳
4回答
构造的do <blah> while (0)可以在系统verilog中综合吗？
我这样问是因为我有一些复杂的宏，我希望使用这种语法来保护它们。
例如：
`define my_macro(arg1) \
do \
my_reg <= arg1; \
valid <= 1; \
while (0)
或者有没有类似的verilog结构可以使用。Verilog将是首选，因为它被更多的工具使用。
浏览 2提问于2012-11-04得票数 1
回答已采纳
3回答
门级Verilog文件的语法是否正确，其中子模块是在拥有的模块之后定义的，还是应该在之前定义？根据Verilog规则，这很重要吗？
致以敬意，
浏览 0提问于2014-05-03得票数 2
我正在学习verilog，当我不知道电路将如何工作时，只需查看verilog代码，我就会到RTL查看器查看数字逻辑。但是在这段代码中出现了一个奇怪的组件，我不知道这个组件是什么。是触发器，还是逻辑端口？下面是代码和图像，在图像中，组件是红色三角形。
守则：
module testesoma(clock,reset,in, out,aux);
input wire reset, clock, in ;
output reg [3:0] out,aux;
always @(posedge clock or posedge reset)
begin
if(reset)
浏览 2提问于2014-02-18得票数 2
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
实时音视频
对象存储
即时通信 IM活动推荐
腾讯云开发者
