Vivado无法识别Yosys生成的EDIF文件中的单元格
Vivado是一款由Xilinx开发的集成电路设计工具，用于实现FPGA（现场可编程门阵列）和SoC（片上系统）的设计和开发。Yosys是一个开源的综合工具，用于将硬件描述语言（如Verilog或VHDL）转换为门级电路网表。EDIF（Electronic Design Interchange Format）是一种常用的电子设计交换格式，用于在不同的EDA（电子设计自动化）工具之间传递设计数据。
在这个问题中，Vivado无法识别Yosys生成的EDIF文件中的单元格可能是由于以下几个原因：
- 兼容性问题：Vivado和Yosys可能使用不同的EDIF版本或者EDIF文件格式。这可能导致Vivado无法正确解析Yosys生成的EDIF文件中的单元格信息。
- 语法错误：Yosys生成的EDIF文件中可能存在语法错误或者格式不正确的部分，导致Vivado无法正确解析其中的单元格信息。在这种情况下，需要检查Yosys生成的EDIF文件，确保其语法正确并符合EDIF规范。
- 缺失的库文件：Yosys生成的EDIF文件中的单元格可能引用了Vivado中不存在的库文件。这可能是由于Yosys使用了Vivado不支持的库文件或者库文件路径配置不正确。在这种情况下，需要检查Yosys生成的EDIF文件中的库文件引用，并确保这些库文件在Vivado中可用。
解决这个问题的方法包括：
- 更新软件版本：确保使用最新版本的Vivado和Yosys，以确保兼容性和修复可能存在的问题。
- 检查文件格式和语法：仔细检查Yosys生成的EDIF文件，确保其格式正确且符合EDIF规范。可以使用EDIF文件编辑器或者文本编辑器来查看和修改EDIF文件。
- 检查库文件引用：检查Yosys生成的EDIF文件中的库文件引用，并确保这些库文件在Vivado中可用。可以通过在Vivado中添加相应的库文件路径来解决这个问题。
总结起来，要解决Vivado无法识别Yosys生成的EDIF文件中的单元格的问题，需要确保软件版本兼容、检查文件格式和语法、以及检查库文件引用。这样可以提高Vivado对Yosys生成的EDIF文件的识别和解析能力，从而顺利进行后续的设计和开发工作。
腾讯云相关产品和产品介绍链接地址：
- FPGA云服务器：https://cloud.tencent.com/product/fpga
- 弹性计算云服务器：https://cloud.tencent.com/product/cvm
- 云存储COS：https://cloud.tencent.com/product/cos
- 人工智能平台：https://cloud.tencent.com/product/ai
相关·内容
我正在尝试使用Yosys生成一个edif文件，然后将其与Vivado tcl脚本一起使用，为Artix7 (xc7a15t) FPGA生成位流。然而，Vivado似乎在处理edif文件中的一些单元格时遇到了问题。当我在Vivado中完全使用相同的verilog和约束文件时，可以很好地创建位流，并且当我将其加载到
浏览 258提问于2019-02-09得票数 1
回答已采纳
一家供应商正在使用一种工具，可以将一些代码编译成原始的VHDL。他们不希望我看到原始代码，而是希望对输出文件进行加密。目前，他们使用Vivado将其加密到EDIF网表中。当试图用modelsim模拟它时，它当然不知道如何解密这些文件。regionsynth_design -top Formatter
write
浏览 79提问于2016-05-12得票数 1
我在verilog中有sinc3过滤器的折叠代码。如何在Vivado中产生一个门级综合的折叠设计？如有任何建议，我将不胜感激。谢谢!
浏览 3提问于2022-01-25得票数 -3
1回答
在查找时，我确实发现了一个名为：dsp_c.vhd的文件，它看起来像.xci文件的模拟包装器。然后，我尝试查找该库，发现了一个名为xbip_dsp48_macro_v3_0的文件夹，其中包含两个文件：xbip_dsp48_macro_v3_0.vhd xbip_dsp48_macro_v3_0_我的问题是不是太老了？尝试通过tcl获取编译后的文件：
compile_simlib -simulator qu
浏览 1提问于2015-07-10得票数 1
我有几个verilog文件，我想用Yosys转换成aiger格式，我在yosys中使用了以下逗号：当我使用aigmap命令时，它显示的单元格如下：
无法取代。不足为奇的
浏览 5提问于2021-06-29得票数 1
1回答
我正在使用YOSYS将Verilog转换为BLIF。输入是一个电路(L__0)，它只包含not、and、or原语和一些行为锁存代码。我使用的命令是：> proc; opt; memory; opt; techmap; opt;输出文件包含作为没有.model的.subckt的$_DFF_PN0_，所以当我将此文件输入到MVSIS时，它会忽略所有子.model。
浏览 24提问于2017-06-21得票数 1
回答已采纳
我有以下简单的Verilog设计(在test.v中)： input a, b, c,);
wire ena = a & b;)，但是生成的Verilog文件包含一个\$_DLATCH_P_单元的实例。因此，我尝试遵循中的注释，即编写一个定制的技术地图文件，将Yosys的锁存映射到来自技术库的<
浏览 5提问于2020-02-10得票数 1
它静默地调用几个.bat文件，并设置几个环境变量，直到以下内容：****** Vivado v2018.3 (64-bit)
**** SW Build 2405991 on无论如何，如果在前面的代码中，tcl_cmd是tcl_cmd =b'puts [lindex [get_parts] 0]\n&#x
浏览 5提问于2019-11-05得票数 0
我有用于uart (.edn文件)的xilinx宏，但我不知道如何在模拟宏给出未初始化的输出时使用in？那么，如果有人可以帮助我正确地使用宏，那又如何呢？
浏览 0提问于2011-12-28得票数 0
是否有一个用于Yosys的命令，它创建一个与gcc选项-MMD等效的依赖文件？(此选项输出一个小型Makefile片段，其中列出编译单元包含的所有文件。见)
背景:我尝试构建一个Makefile，它使用Yosys合成verilog项目。该项目使用单个顶级verilog文件，其中包含其他verilog依赖项。) -q -p 'read_verilog -I/path/to/hwlib $<' -p
浏览 3提问于2017-12-08得票数 1
回答已采纳
1回答
我有一个可以使用Vivado HLS (vivado_hls -f run_vhls.tcl)运行的tcl脚本。
当我使用内置的Vivado HLS tcl shell运行它时，它工作得很好。C:/Xilinx/Vivado_HLS/2015.2/tps/tcl/tcl8.5/tzdata/Europe/London无法打开。主机“ee-ee 3410”上的用
浏览 1提问于2015-09-22得票数 0
1回答
进行综合时，生成的netlist实例化(对于reg enabled)一个不包含在我正在使用的标准单元库文件中的\$_DLATCH_P_单元，即使库中包含锁存。这样做的效果是将两个空模块( LIB_GATE和my_clkgate )保留在生成的netlist中。我还尝试在库的Verilog模型中使用命令，不幸的是它无法解析(我怀疑该文件</
浏览 3提问于2017-01-23得票数 2
回答已采纳
1回答
我已经使用Vivado Logic Analyzer好几个月了。相信我，我花了很多时间才能正确地看到波形上的调试信号。我通常在模块设计上标记调试信号，然后合成和生成比特流。如果有人能告诉我调试信号的正确顺序，以及是否首先使用Vivado或SDK对设备进行编程，将不胜感激。同时也请澄清以上几点。问候
浏览 2提问于2015-05-13得票数 0
我已经在我的Verilog代码中使用了时钟，但是当我运行综合和实现时，我无法获得计时的摘要。这是我的Verilog代码，我使用了这个代码层次结构。
浏览 11提问于2018-09-18得票数 2
1回答
我想使用yosys.h中的某些数据结构和函数来构建一个设计模块(然后用verilog编写到文件)，该模块基于我的llvm生成的数据。问题:我想要使用函数，来自yosys.h的数据，在llvm的通行证中。如何编译(编辑:也可以在llvm或yosys或单独的二进制可执行文件上执行)这样的代码？/llvmpass.so -l
浏览 0提问于2015-08-04得票数 2
回答已采纳
1回答
我需要在Git中的存储库上工作，我想知道如何在vivado中使用repo中的项目？我用谷歌搜索了一下，发现我需要在命令终端中找到".tcl“文件，但在我的”示例项目“文件夹中有多个".tcl”文件，所以我搞不清是否需要添加所有这些文件。
浏览 2提问于2017-04-11得票数 0
我正在使用xlininx的vivado xls创建一个top函数。在我的项目中有5个文件：
1- util.c2-侧c我希望订单分析文件设计如下：2- P434.c我该怎么做？
浏览 4提问于2019-11-29得票数 0
我有一个vivado项目目录，我想把它签入到git中。我所有的VHDL源文件都在"../hdl/“下的"vivado project”目录的一个目录下。git add ./vivado_project/vivado_project.xpr
git add ./vivado_project/vivado<
浏览 39提问于2019-08-08得票数 1
我正在设计一个使用Xilinx的cpu内核。为了加快仿真速度，我想将仿真环境移植到验证器中。然而，当我编译axi_ram_sim_netlist.v文件时，事情出了问题。错误输出显示，Cannot find file containing module: 'RAMB36E1'和RAMB36E1在vivado中似乎是原始的。因此，我正在寻找一些方法来使用Xilinx或verilator中的原语，或者在verilator中</e
浏览 1提问于2022-03-27得票数 -1
我正在尝试从一个用C/C++语言描述的函数生成。我的C函数是一个简单的门：{}
我知道Yosys的工具允许创建这样的Verilog。然而，
浏览 3提问于2016-11-01得票数 0
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
即时通信 IM
实时音视频活动推荐
腾讯云开发者
