腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
(9999+)
视频
沙龙
1
回答
STM32F4
发
现ETM(嵌入式跟踪宏单元)和仪器跟踪宏单元
、
、
我的应用程序运行在一个stm32f4
发
现板上。我希望提取执行跟踪(特别是分支控制流)和时间戳数据跟踪。我有以下问题: 谢谢你能提供的任何帮助。
浏览 7
提问于2019-04-17
得票数 1
1
回答
如何检查
FPGA
设备是否连接到
服务器
?
、
、
、
出于某种原因,我只能远程控制包含
FPGA
的
服务器
(Intel Arria 10 GX
FPGA
)。但是当我使用Intel OpenCL中的命令来查找驱动程序时,我无法找到可以使用的
FPGA
设备。命令如下:aocl diagnose输出结果: 后来,我使用hardinfo检查
FPGA
是否包括在内,但不幸的是,没有有用的信息。唯一与
FPGA
相关的是,我在我的
服务器
下找到了两个关于
fpga
的文件(Ubuntu16.04)。由于我是第一次使用
FPGA<
浏览 14
提问于2021-12-07
得票数 1
回答已采纳
1
回答
建立TCP连接前所需的最小握手量
我有一台Windows PC,它在端口9000上运行TCP
服务器
。我也有一个
FPGA
,它是直接连接到PC通过一个10G端口。
FPGA
可以发送以太网帧来建立和维护与
服务器
的TCP连接,就是这样。也就是说,
FPGA
可以发送初始SYN,响应SYN-ACK等。 但是,我怀疑
服务器
需要握手才能确认初始的
FPGA
SYN。在
FPGA
能够与TCP
服务器
建立TCP连接之前,所需的最小握手量是多少?
浏览 0
提问于2013-05-16
得票数 0
回答已采纳
1
回答
将多个SPI端口(设备)注册到单个SPI平台驱动程序?
、
、
、
、
我需要用ecspi1和ecspi2
发
送两种数据。我已经实现了一个驱动程序,该驱动程序注册到spi驱动程序,并通过添加到dts和ecspi1驱动程序成功地处理了:&ecspi1 { &ecspi1 { reg = <0>; compatible:
fp
浏览 4
提问于2020-03-13
得票数 2
回答已采纳
1
回答
未能在python中接收广播udp数据包
、
、
、
我正在尝试接收通过局域网电缆连接的
FPGA
发送的UDP广播数据包。
FPGA
向端口5001
发
送连续数据包。
浏览 1
提问于2018-03-11
得票数 0
回答已采纳
1
回答
错误:可移植性:3-Xilinx应用程序内存不足
、
、
我正在使用NI Labview
FPGA
在
FPGA
上编译和综合一个设计,并遇到了以下错误:- Estimate Resources - PlanAhead: 03:04 这是否意味着云编译
服务器
内存不足
浏览 0
提问于2017-01-17
得票数 1
回答已采纳
2
回答
使用
FPGA
和GPU加速PHP
、
、
我们有一些废弃的
FPGA
模块(Xilinx),还有我们自己的PHP
服务器
。
服务器
有时负载很高,特别是PHP脚本会加载
服务器
。我们想在GPU和
FPGA
上尝试PHP脚本执行的某些部分。 你认为如何?
浏览 2
提问于2013-08-01
得票数 2
1
回答
接收UDP数据包
、
、
我目前正在研究
FPGA
和Ubuntu 20主机pc之间的UDP连接(防火墙关闭,不同的NIC测试)。为了发送UDP数据包,在
FPGA
上实现了一个自定义以太网程序。在接收端,有一个简单的UDP
服务器
接收这些数据包. 问题是,我不能接收任何数据包。简单的UDP
服务器
进行了测试,当我从另一台pc向它发送消息时,它可以工作。为了对
FPGA
进行故障排除,使用Wireshark对通信量进行监控。在Wireshark中,可以看到每个数据包及其数据,这意味着层1-4不负责()。工作和"
FPGA
浏览 1
提问于2022-03-31
得票数 0
回答已采纳
1
回答
Ip转发-多个子网,多个以太网端口
、
、
然而,大多数后一个例子都涉及到将一台机器连接到互联网上--我有一个
FPGA
连接到一个windows机器上,一个Redhat盒作为中介。
FPGA
将数据输出到红帽盒的eth 0中,然后我想将其转发到eth 1上的windows机器。
fpga
和windows框都位于不同的子网上,而红帽子机器被使用,因为
FPGA
有一条40G的线,而windows机器没有40G卡(这种情况下的数据速率很低以至于40G行不需要--它不应该使1G线溢出到eth1eth1 -j MASQUERADE sudo iptables -A FORWARD
浏览 0
提问于2018-04-30
得票数 0
回答已采纳
1
回答
Python UDP在未知网络上的通信
、
、
、
、
我正在使用python向
FPGA
板发送UDP数据包,这是Python的新手。我正在使用wireshark监控正在发送的数据包,并且我知道
FPGA
正在正确地接收所有数据包。问题在于发送的是什么数据包。计算机在连接时无法识别
FPGA
是什么,因此它将其保留为一个未识别的网络,并为其分配IP地址(169.254.233.200)。我正在使用这段代码尝试发送一个UDP数据包,它只是简单地写着“测试”到
FPGA
(很抱歉,格式很糟糕)。我正在努力使
FPGA
上的HDL尽可能简单,所以我更希望它不需要向计算机发送任何数据
浏览 0
提问于2013-06-25
得票数 0
1
回答
FPGA
与PC以太网连接
、
、
、
、
我想把
fpga
板的以太网直接连接到PC的以太网上,并在两个方向上进行数据传输。我对如何设置这个感到困惑。 与其直接连接,不如将
FPGA
板和PC板放在同一个局域网上。同样,我可以使用原始帧,还是应该使用TCP/IP或UDP?如果我选择TCP/I
浏览 2
提问于2017-12-29
得票数 0
回答已采纳
1
回答
labview中
FPGA
的编译
、
、
、
、
我对
FPGA
编译有问题。我用的是单板里约9602。我安装了: ,,LabVIEW
FPGA
:编译工作者无法执行编译。编译工作人员可能为此编译配置错误,或者可能处于错误状态。“ 让我困惑的是,我看到了:“在本地编译
服务器</
浏览 2
提问于2017-03-19
得票数 0
1
回答
如何为在启用安全引导时与apt升级一起工作的树外模块创建Debian包
、
、
、
、
我们已经为一个带有Ubuntu18.04HWE内核的目标创建了我们自己的
fpga
驱动程序,使用安全引导支持的运行。这个驱动程序被签名并放入一个Debian包中,比如
fpga
- driver -5.3.0-42-Generic1.1_amd64.deb,然后我们将这个驱动程序上传到我们的自定义Ubuntu包
服务器
。在我们的目标上,我们在/etc/apt/ server e.list.d/文件夹中有一个指向包
服务器
的链接,我们可以用 sudo apt install
fpga</
浏览 4
提问于2020-05-06
得票数 1
回答已采纳
2
回答
FPGA
与web的连接
我知道有些
FPGA
板可能有以太网端口。但是,如何将
FPGA
板连接到互联网以接收和解码TCP/UDP数据包?基本上,我希望通过TCP或UDP从
服务器
接收一些数据,并在电路板上进行处理。
浏览 0
提问于2011-04-05
得票数 0
1
回答
使用if语句的C++位集
、
、
、
我使用
fpga
将8位二进制数据通过usb发送到pc。每个事务有3x8位数据包。在每个包中,前四位是由外部模块生成的,我想在最后四位
发
送控制数据。
浏览 6
提问于2014-05-21
得票数 1
回答已采纳
1
回答
Python:串行传输
、
我打算把500个像素(所有图像的第一个像素)作为一个列表,然后通过COM1
发
送到我做进一步处理的
FPGA
。 如何一次将所有500个图像导入python,以及如何存储它?如何通过COM1将500像素列表发送到
FPGA
?
浏览 4
提问于2012-03-20
得票数 0
回答已采纳
1
回答
Bash循环并行化和迭代
、
、
、
目标如下:我总共有40个
FPGA
。10个
FPGA
连接到一个程序员,也就是说,我有4个程序员来闪存所有40个
FPGA
。
FPGA
只能在每个程序员上连续编程。 programm
浏览 0
提问于2019-02-14
得票数 1
回答已采纳
1
回答
将Make配置为立即对坏目标失败
我的档案看上去像这样 cd fpgas/$(@)/build && $(MAKE) cd fpgas/$(@)/build && $(MAKE) cd fpgas/$(
浏览 4
提问于2017-11-17
得票数 0
回答已采纳
1
回答
Gnu make文件中的循环
、
、
例如: $(foreach
fpga
, $($(NE_NAME)_$(DWDM_SUFFIX)_
FPGA
),ln -s $($(
fpga
)) $(PKG)/$(
fpga
);)
浏览 1
提问于2011-06-20
得票数 0
1
回答
自定义类指针的排序向量
、
、
、
我有vector<
FPGA
*> current_generation_,我想使用sort_members函数按
FPGA
成员fitness_进行排序。适用的守则如下: return (
fpga
_first->fitness()<
fpga
_second->fitness());
fpga<
浏览 2
提问于2015-06-22
得票数 0
回答已采纳
点击加载更多
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
FPGA云服务器
服务器端人工智能,FPGA和GPU 到底谁更强?
浅谈FPGA
FPGA入门
FPGA简单入门
热门
标签
更多标签
云服务器
ICP备案
对象存储
实时音视频
即时通信 IM
活动推荐
运营活动
广告
关闭
领券