1回答
自定义类指针的排序向量
、、、
我有vector<FPGA*> current_generation_，我想使用sort_members函数按FPGA成员fitness_进行排序。适用的守则如下： return (fpga_first->fitness()< fpga_second->fitness());fpga<
浏览 2提问于2015-06-22得票数 0
回答已采纳
1回答
Xilinx系统生成器可用于原始MATLAB参考模型和实际HW板之间的联合仿真。在VIVADO HLS中，我们可以按照类似的步骤在原始C++参考模型(在HDL语言的数据类型和算法优化之前)和实际的HW板之间进行协同仿真吗？
浏览 82提问于2020-06-11得票数 1
回答已采纳
1回答
出于某种原因，我只能远程控制包含FPGA的服务器(Intel Arria 10 GX FPGA)。但是当我使用Intel OpenCL中的命令来查找驱动程序时，我无法找到可以使用的FPGA设备。命令如下：aocl diagnose输出结果：
后来，我使用hardinfo检查FPGA是否包括在内，但不幸的是，没有有用的信息。唯一与FPGA相关的是，我在我的服务器下找到了两个关于fpga的文件(Ubuntu16.04)。由于我是第一次使用FPGA<
浏览 14提问于2021-12-07得票数 1
回答已采纳
我有一台Windows PC，它在端口9000上运行TCP服务器。我也有一个FPGA，它是直接连接到PC通过一个10G端口。FPGA可以发送以太网帧来建立和维护与服务器的TCP连接，就是这样。也就是说，FPGA可以发送初始SYN，响应SYN-ACK等。
但是，我怀疑服务器需要握手才能确认初始的FPGA SYN。在FPGA能够与TCP服务器建立TCP连接之前，所需的最小握手量是多少？
浏览 0提问于2013-05-16得票数 0
回答已采纳
我正在使用NI Labview FPGA在FPGA上编译和综合一个设计，并遇到了以下错误：- Estimate Resources - PlanAhead: 03:04
这是否意味着云编译服务器内存不足
浏览 0提问于2017-01-17得票数 1
回答已采纳
2回答
我们有一些废弃的FPGA模块(Xilinx)，还有我们自己的PHP服务器。服务器有时负载很高，特别是PHP脚本会加载服务器。我们想在GPU和FPGA上尝试PHP脚本执行的某些部分。
你认为如何？
浏览 2提问于2013-08-01得票数 2
1回答
接收UDP数据包
、、
我目前正在研究FPGA和Ubuntu 20主机pc之间的UDP连接(防火墙关闭，不同的NIC测试)。为了发送UDP数据包，在FPGA上实现了一个自定义以太网程序。在接收端，有一个简单的UDP服务器接收这些数据包.
问题是，我不能接收任何数据包。简单的UDP服务器进行了测试，当我从另一台pc向它发送消息时，它可以工作。为了对FPGA进行故障排除，使用Wireshark对通信量进行监控。在Wireshark中，可以看到每个数据包及其数据，这意味着层1-4不负责()。工作和"FPGA
浏览 1提问于2022-03-31得票数 0
回答已采纳
1回答
FPGA与PC以太网连接
、、、、
我想把fpga板的以太网直接连接到PC的以太网上，并在两个方向上进行数据传输。我对如何设置这个感到困惑。
与其直接连接，不如将FPGA板和PC板放在同一个局域网上。同样，我可以使用原始帧，还是应该使用TCP/IP或UDP？如果我选择TCP/I
浏览 2提问于2017-12-29得票数 0
回答已采纳
1回答
labview中FPGA的编译
、、、、
我对FPGA编译有问题。我用的是单板里约9602。我安装了：
，，LabVIEW FPGA:编译工作者无法执行编译。编译工作人员可能为此编译配置错误，或者可能处于错误状态。“
让我困惑的是，我看到了：“在本地编译服务器</
浏览 2提问于2017-03-19得票数 0
我们已经为一个带有Ubuntu18.04HWE内核的目标创建了我们自己的fpga驱动程序，使用安全引导支持的运行。这个驱动程序被签名并放入一个Debian包中，比如fpga- driver -5.3.0-42-Generic1.1_amd64.deb，然后我们将这个驱动程序上传到我们的自定义Ubuntu包服务器。在我们的目标上，我们在/etc/apt/ server e.list.d/文件夹中有一个指向包服务器的链接，我们可以用
sudo apt install fpga</
浏览 4提问于2020-05-06得票数 1
回答已采纳
2回答
我知道有些FPGA板可能有以太网端口。但是，如何将FPGA板连接到互联网以接收和解码TCP/UDP数据包？基本上，我希望通过TCP或UDP从服务器接收一些数据，并在电路板上进行处理。
浏览 0提问于2011-04-05得票数 0
1回答
我正在编写一个ARM11模拟器，现在我试图设置CPRS标志，它们是N(负结果)、Z(零)、C(执行)和V(溢出)。
编辑:对于附加，C被设置为1，如果加法产生一个进位(在ow上没有签名)，否则它被设置为0
浏览 7提问于2014-06-04得票数 0
回答已采纳
1回答
Bash循环并行化和迭代
、、、
目标如下:我总共有40个FPGA。10个FPGA连接到一个程序员，也就是说，我有4个程序员来闪存所有40个FPGA。FPGA只能在每个程序员上连续编程。
programm
浏览 0提问于2019-02-14得票数 1
回答已采纳
我的档案看上去像这样 cd fpgas/$(@)/build && $(MAKE) cd fpgas/$(@)/build && $(MAKE) cd fpgas/$(
浏览 4提问于2017-11-17得票数 0
回答已采纳
1回答
例如：
$(foreach fpga, $($(NE_NAME)_$(DWDM_SUFFIX)_FPGA),ln -s $($(fpga)) $(PKG)/$(fpga);)
浏览 1提问于2011-06-20得票数 0
我编写了一些小程序来使用python套接字在主机上创建客户机和服务器。在连接的另一边，我有我的FPGA板，它也运行LwIP客户端和服务器，连接是Gbit以太网。我的目标是发送和接收虚拟数据，并监控客户机和服务器的吞吐量。
浏览 18提问于2022-10-15得票数 0
1回答
这是添加到socfpga.dtsi中节点soc的元素： base_fpga_region: base-fpga-region { fpga-bridges = <&fpga_bridge0>, <&fpga_bridge1>,管理器和桥
浏览 64提问于2020-11-09得票数 1
2回答
;Net fpga_0_Ethernet_MAC_PHY_dv_pin= LVCMOS25;Net fpga_0= LVCMOS25;
Net fpga_0_Ethernet_MAC_PHY_tx
浏览 2提问于2013-06-10得票数 0
2回答
cp命令在Make文件中出现错误
、、、、
.**** for fpga in $(LIST_A); do\ for disFpga in $(LIST_B); do\ echo "SigningFile $$fpga";\
浏览 0提问于2011-06-21得票数 0
云服务器
ICP备案
对象存储
腾讯会议
云直播
腾讯云开发者
