我正在使用Make启动多个verilog编译器的构建。我只使用Make来利用-j标志。我的档案看上去像这样 cd fpgas/$(@)/build && $(MAKEMAKE) cd fpgas/$(@)&#
浏览 4提问于2017-11-17得票数 0
回答已采纳
1回答
我正在处理Python正则表达式，在这里，我试图获得包含重叠选项的模式的最长匹配。考虑一下这个例子：task = "s290_fpga_simv_test_verilog"result = re.match(pattern_str, task)
print(result.group(
浏览 3提问于2022-07-04得票数 1
这个板有一个PCIe总线，那个连接到一个FPGA。当我们打开电路板时，FPGA还没有配置，所以它的作用就好像它不在PCIe总线上一样。一旦Linux被完全引导，我们就配置FPGA，然后它才开始充当PCIe端点(设备)。
此时，当我运行lspci ->时，它什么也不返回。但是，如果我重新启动linux而不重新启动FPGA，它就开始在lspci列表中可见。重新启动linux对我们来说不是一种选择。不知何故，我需要告诉linux，不管它在启动时做什么，请在运行时再做一次。/power那样设置电源
浏览 65提问于2022-03-23得票数 2
1回答
这是一个非常基本的问题。我无法模拟PWM文件，在系统时间，从它的FPGA VI文件。详细信息编译后的第一个文件的FPG
浏览 6提问于2017-01-23得票数 1
我想我的头衔说明了一切。我正在Altera上的NIOS2处理器上运行一个软件。有没有什么方法来检测软件运行的FPGA是哪一个？
要回答评论中的问题:为什么我在乎我在哪个FPGA上？不幸的是，对于新的EPCQ设备，您必须正确编程EPCQ的非易失性寄存器与适当的等待状态和寻址模式，以便FPGA将正确配置。NIOS工具没有这样的能力(使用.jic流的Q
浏览 5提问于2015-06-28得票数 2
1回答
>>> print all PICDSPVERS="DspFw:1.0008(1.0008),Fpga1:2.0925(2.0925),Fpga2:1.0404(1.0404),Mcu:1.0000(1.0000模式来自某些接口，所以我不想将\\放在数据中。我们如何指导
浏览 0提问于2016-11-10得票数 0
1回答
我正在研制7系列FPGA，并计划使用MIG存储器控制器与DDR3接口，以及存储器控制器与FPGA内其他模块之间的AXI4接口。如果我在某个X时钟和64位数据上运行它，我将获得什么样的吞吐量效率。我的意思是64倍是不合逻辑的假设。对于突发模式和非突发模式，在握手中损失了多少份额？我只是在找粗略的值，而不是精确的。大概是什么东西。
谢谢。
浏览 4提问于2015-09-23得票数 1
回答已采纳
1回答
我正面临着一个问题:需要创建一个简单的防火墙来直接在FPGA上删除不需要的数据包。基本上，我们的想法是拥有一个带有规则的共享表。此表旨在从FPGA访问，以检查是否传递数据包，它由来自用户空间的应用程序填充。 我听说过可以处理数据包处理的DPDK项目。但是我找不到任何关于如何让它在FPGA上工作的信息。有可能吗？
浏览 40提问于2020-07-13得票数 0
如果文本块中存在CLPM_FPGA_**id ** FAIL状态，则需要编写一个正则表达式，该表达式将捕获子字符串中的。Requirements verified: CLPM_FPGA_31
f
浏览 12提问于2022-04-07得票数 0
回答已采纳
2回答
因此，从这个图表中，我试图弄清楚这些答案是如何产生的？有人能给我解释一下吗？B) R3需要32个逻辑单元，每个逻辑单元实现一个RC加法器，在只读存储器模式下使用1个进位和1个MLUT。C)在ROM模式中，减法器和加法器各自需要使用1个MLUT的16个逻辑单元
D)在ROM模式下，比较器需要16个逻辑单元和1个MLUT。
浏览 0提问于2013-03-04得票数 0
我正在设计一个使用Altera DE1工具包的处理器。我想知道是否有任何方法可以只测量我的设计的功耗，而忽略由DE1板引起的其他功耗。
TIA寻找答案。
浏览 3提问于2016-07-05得票数 2
我正在研究Redhawk手册附录G中描述的persona设备。
有没有关于这个的详细的“怎么做”？在我的场景中，我的“可编程设备”将是一个Redhawk FEI设备，它与控制调谐器、风扇、gps、按钮和LCD显示器的内核API接口。我想把它分成三个或四个角色设备，它们与主FEI设备连接。我想我会问的。
浏览 3提问于2018-03-07得票数 0
1回答
我正在尝试通过UART端口将Mindwave ()连接到我的Altys板上。我尝试连接的加密狗基本上是一个无线接收器，它通过USB连接输出串行数据流。我正试着在FPGA上读入这串行流。我看到的问题是，当我尝试芯片范围的UartRx引脚(A16)，我看到它没有任何活动，即使加密狗应该发送0xAA在待机模式。由于FPGA不为加密狗供电，因此我将其连接到外部电源USB集线器，然后将集线器连接到FPGA。但是，我没有看到任何活动。
我是否需要将信号转换到另一个
浏览 1提问于2012-10-14得票数 3
当合成完成后，我会得到许多文件，如.fw、.mcs、.prm以及.bit文件，我们能将除.bit文件之外的其他文件转储到FPGA吗？哪个是比较有利的项目模式，哪个是非项目模式？编码是用verilog完成的。
浏览 5提问于2016-10-27得票数 3
回答已采纳
1回答
一段时间以来，我一直在尝试实现高斯消除过程的并行实现。看起来内核似乎忽略了设置的障碍，执行它能执行的所有操作，然后让下一个内核完成它的工作。但我需要他们一起工作，反复地工作。我的输入A是修改后的矩阵，最后一列是比喻的“输出”。换句话说:每个内核在单独的第j行上执行行缩减，以使第i列中的元素为零。障碍。冲洗，然后重复。最后会有一个单位矩阵。执行第j行的相同内核也将xj赋值给最后一列中的值。
主程序创建
浏览 5提问于2020-04-09得票数 0
1回答
我正试图在FPGA中设计一个I2C块。基本上它接收来自其他块的数据、模式信息。接收后，I2C将从其环境设备导出或读取数据。我目前的想法是使用从其他块产生的脉冲来通知I2C“新数据”即将到来。我能知
浏览 1提问于2013-03-25得票数 0
1回答
Bash循环并行化和迭代
、、、
目标如下:我总共有40个FPGA。10个FPGA连接到一个程序员，也就是说，我有4个程序员来闪存所有40个FPGA。FPGA只能在每个程序员上连续编程。
现在我需要一个循环来编程所有的40个FPGA。为了加快/加速这个过程，我想并行地编程4个程序员的FPGA，即4个并行的闪存脚本。在执行每个程序员的下一个闪烁过程之前，必须完成闪烁过程。为了简单起见，让我们假设FPGAs的编号是01到40。programme
浏览 0提问于2019-02-14得票数 1
回答已采纳
1回答
自定义类指针的排序向量
、、、
我有vector<FPGA*> current_generation_，我想使用sort_members函数按FPGA成员fitness_进行排序。适用的守则如下： return (fpga_first->fitness()< fpga_second->fitness());
浏览 2提问于2015-06-22得票数 0
回答已采纳
我有一个计算密集型任务，我使用CUDA来实现它，现在我想用FPGA(如果可能的话)让它更快。虽然我希望它尽快，但我有足够的时间来学习和探索FPGA。
在这里，我在询问我如何开始我的道路的建议？选择哪种FPGA以及在哪里了解它。有任何网站或在线课程或书籍吗？不管怎样，我已经决定这样做了，但是你<e
浏览 4提问于2011-10-22得票数 3
回答已采纳
2回答
我必须使用HC-06 bluetooth module (通常用于arduino项目)和de0-nano altera fpga kit。
我真的不知道该怎么做。我是否打算把HC-06当作一个简单的串口，只实现UART通信？我必须为它开发一个verilog设计。
浏览 6提问于2016-03-12得票数 1
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
腾讯会议
实时音视频活动推荐
腾讯云开发者
