腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
精选内容/技术社群/优惠产品,
尽在小程序
立即前往
文章
问答
视频
沙龙
1
回答
FPGA设备+网络+软件包
对于这个非常抽象和不确定的问题,我很抱歉,但我想如果我能问得更好的话,我会亲自回答的。事情是这样的。 我对FPGA越来越感兴趣。然而,很难知道我应该从哪里开始。我想要做的是编写一个简单的应用程序来侦听UDP数据包并发送TCP/IP数据包。因此,我认为类似于Xinix Virtex-7的FPGA将作为FPGA为我工作。这听起来怎么样? 我还需要一个PCI卡,它将托管它与以太网卡在上面。显然,我在硬件方面没有那么好的水平,也不会自己做。有没有开箱即用的解决方案? 此外,我想必须有一个核心的工作以太网适配器已经。我说得对吗?我该去哪看看?是否有接近POSIX套接字的接口? 什么是最好的软件套件,我将
浏览 0
提问于2011-04-29
得票数 1
回答已采纳
1
回答
如何向fpga板发送以太网数据包?
我有fpga板和MAC层的实现,我想用以太网将数据发送到板上。有人能帮我做些什么吗?谢谢
浏览 3
提问于2015-07-23
得票数 0
回答已采纳
3
回答
在没有交换机的情况下,以太网点对点连接是否具有实时性?
、
在自动化和控制中,人们普遍认为以太网不能作为总线使用,因为它由于数据包冲突而不能实时运行。如果重要的控制包发生碰撞,往往无法保持控制所需的硬实时条件。 但是,如果我有一个与以太网的单点到点连接,而没有在两者之间切换呢?更准确地说,我有一个带有千兆以太网端口的FPGA板,它直接连接到我的控制PC上。我认为千兆以太网通过CAN或USB连接p2p的好处是巨大的,特别是对于高采样率和大量的数据生成在FPGA板上。 对于点对点连接,不可能有任何数据包冲突,因此即使使用以太网,也会给出实时环境,对此,我是否正确? 提前谢谢!~fsb
浏览 0
提问于2011-01-08
得票数 3
2
回答
FPGA与web的连接
我知道有些FPGA板可能有以太网端口。但是,如何将FPGA板连接到互联网以接收和解码TCP/UDP数据包?基本上,我希望通过TCP或UDP从服务器接收一些数据,并在电路板上进行处理。
浏览 0
提问于2011-04-05
得票数 0
1
回答
在gnuradio中,fpga做了多少工作?
、
、
、
其中一些ettus盒子有一些严重的(&严重昂贵)FPGA在其中。如果他们所做的只是将数据从ADC传递到以太网总线,那似乎是一种浪费。当我在GRC中构建一些东西时,在FPGA中完成了多少信号处理&我的PC完成了多少?
浏览 7
提问于2016-01-29
得票数 1
1
回答
使用NDIS传输数据
、
、
、
我在fpga固件上工作,在其中我想有非常快的数据传输使用以太网。我得到了FPGA论坛的帮助,他们说他们建议使用轻量级互联网协议(LWIP)进行数据传输的设计。 这与使用NDIS传输数据有何不同。如果您能给我推荐一些指南,以便将我的可视化c++应用程序连接到网络指南并传输数据,我将不胜感激。 许多提前问候。
浏览 13
提问于2013-08-28
得票数 0
2
回答
使用以太网对FPGA进行编程
、
我必须通过以太网连接使用bootloader对FPGA进行编程。我的问题是,在对FPGA的闪存进行编程时,我是否需要删除FPGA的输入。 关于乌兹米德
浏览 40
提问于2021-01-22
得票数 0
1
回答
FPGA与PC以太网连接
、
、
、
、
我想把fpga板的以太网直接连接到PC的以太网上,并在两个方向上进行数据传输。我对如何设置这个感到困惑。 我应该在FPGA和PC之间使用原始以太网帧吗?但是我找不到任何窗口应用程序来发送/捕获原始帧。我能在linux或者别的什么环境下做这个吗? 在这种直接连接中,PC和FPGA板的IP地址和MAC地址是什么?怎么找到它?由于这里没有局域网或其他东西,我不知道IP地址是如何分配给它们的。 我应该在直接连接中使用TCP/IP或UDP而不是原始帧吗?这似乎使FPGA方面变得复杂了。我不确定。 与其直接连接,不如将FPGA板和PC板放在同一个局域网上。同样,我可以使用原始帧,还
浏览 2
提问于2017-12-29
得票数 0
回答已采纳
2
回答
自定义以太网驱动问题
、
、
我不知道这个问题在这里是相关的还是超级用户,但无论如何都要问。 我已经在下面提到的设置- Linux桌面PC系统。这是一个连接自定义的FPGA开发board.In,这个FPGA有一个以太网网卡IP的实现和执行。该板采用USB接口-USB线和串口连接到FPGA开发板上.从本质上说,这整个设置测试的是基于FPGA的网卡和相关的以太网驱动程序。 有许多应用程序运行在主机linux上,并将数据发送给基于FPGA的以太网n/w卡,后者接受它,进行必要的处理,并发送到FPGA上实现的物理层,然后通过以太网将其发送到网络上的其他节点/设备。 这一设置工作良好,即使多个应用程序从主机-pc发送数据到FPGA网
浏览 7
提问于2009-12-17
得票数 1
回答已采纳
1
回答
在fpga上恢复UDP数据包
、
、
、
、
我正试图用以太网电缆将数据从我的PC发送到FPGA。 我使用接收数据包从我的PC发送到FPGA (通过以太网电缆)。我用ila(集成逻辑调试器)在FPGA上捕获接收的数据包。 当我在linux上使用ifconfig编程后,我看到:(我隐藏了我的MAC地址) enp7s0: flags=4099<UP,BROADCAST,MULTICAST> mtu 1490 ether xx:xx:xx:xx:xx:xx txqueuelen 1000 (Ethernet) RX packets 0 bytes 0 (0.0 B) RX er
浏览 2
提问于2020-07-15
得票数 1
回答已采纳
1
回答
如何在uClinux安装SD卡和以太网
、
我刚刚在AlteraDE2-115 (FPGA板)上安装了uCLinux,我可以完全访问终端,发生的事情: 我想为我的eth0设置IP和掩码,当我执行"ifconfig“时,它只显示我: lo Link encap:Local Loopback inet addr:127.0.0.1 Mask:255.0.0.0 UP LOOPBACK RUNNING MTU:16436 Metric:1 RX packets:0 errors:0 dropped:0 overruns:0 frame:0
浏览 4
提问于2013-01-24
得票数 0
1
回答
自适应AutoSAR的目标是什么?
引入自适应Autosar的主要动机是什么? Autosar联盟提供的信息是:"AP主要提供高性能的计算和通信机制,并提供灵活的软件配置。“高性能计算将通过多个/多核处理器实现,以太网将用于通信,应用程序将用C++语言编写,而POSIX将被使用。我的怀疑是: 多核已应用于经典平台 由于Autosar是完全软件的,所以在autosar的范围内将考虑如何使用FPGA等核心芯片。 以太网也适用于经典平台。 C++是如何实现灵活性、安全性和高计算性的? POSIX在自适应autosar中的贡献是什么?
浏览 2
提问于2017-11-29
得票数 5
1
回答
使用嵌入式FPGA的MAC地址与套接字通信
、
、
、
、
我有一个小的FPGA,需要通过以太网与运行在Ubuntu机器上的C程序通信。FPGA太小了,不能使用TCP等。我可以只使用以太网端口的MAC地址发送帧并在wireshark中拾取它们,但要与C通信,我需要使用原始套接字,但是在创建套接字时需要协议值,是否有任何协议允许我仅使用MAC地址进行通信。 这些框架具有以下结构 Destination MAC address Source MAC address Protocol - 0x55aa Data
浏览 3
提问于2012-07-03
得票数 2
回答已采纳
1
回答
建立TCP连接前所需的最小握手量
我有一台Windows PC,它在端口9000上运行TCP服务器。我也有一个FPGA,它是直接连接到PC通过一个10G端口。FPGA可以发送以太网帧来建立和维护与服务器的TCP连接,就是这样。也就是说,FPGA可以发送初始SYN,响应SYN-ACK等。 但是,我怀疑服务器需要握手才能确认初始的FPGA SYN。在FPGA能够与TCP服务器建立TCP连接之前,所需的最小握手量是多少?
浏览 0
提问于2013-05-16
得票数 0
回答已采纳
1
回答
microblaze中基于以太网的spartan-6 FPGA远程编程
、
、
现场可升级性是目前基于FPGA的系统的关键特性之一。我想通过以太网端口进行远程FPGA重新配置。但是我没有找到任何关于这方面的线索。有没有人能提供更多的信息呢? 谢谢!
浏览 5
提问于2018-07-18
得票数 1
3
回答
如何区分接收数据的源IP地址和MAC地址?
、
、
、
、
我必须使用已经运行了其他人编写的代码的FPGA模块。我无法访问FPGA代码。 现在的设置是这样的: FPGA通过以太网电缆连接到pc机上。 PC还通过不同接口卡上的以太网电缆连接到互联网。(电脑上安装了2个网卡) 一旦FPGA模块打开,它就与pc建立连接,并开始以UDP数据报的形式发送读数/数据。我对数据感兴趣。 因此,为了了解UDP数据包的帧结构,我运行了Wireshark。下面显示了该特定以太网卡上所有接收到的分组的输出。 📷 hfmajestrix.local是我的pc,它有一个静态IP。 有人能解释一下,在我的电脑在第四包中的ARP请求之后发生了什么事吗? PC发送ARP请求,以知道哪
浏览 0
提问于2018-07-07
得票数 3
回答已采纳
1
回答
从FPGA到PC的以太网连接
、
我使用的是一个VC707 FPGA板,其中包括一个Virtex 7系列Xilinx。我希望使用以太网连接将包含在DDR3内存中的数据传输到PC。我在找一个教程来做这件事?我对数据传输的速度没有要求。 谢谢你的帮助
浏览 0
提问于2018-05-07
得票数 1
1
回答
用FPGA捕获CMOS视频,对以太网进行编码和发送
、
、
、
、
我正在为我的学生计划一个基于的开源大学项目,该项目将捕获CMOS视频,将其编码为传输流并通过以太网发送到远程PC。基本上,我想设计另一个IP相机。我有很强的FPGA经验,但缺乏编码和传输视频数据的知识。以下是我的计划: 将CMOS摄像机与FPGA连接,接收视频帧并保存到外部DDR存储器中,用HDMI输出进行监控验证。我对此没有异议。 我知道我必须压缩我的视频流,例如,将其压缩为H.264格式并放入传输流中。这里我知之甚少,需要一些提示。 在形成传输流之后,我可以使用UDP数据包通过网络发送它。我有工作的硬件解决方案,读取数据从FIFO和发送到远程PC作为UDP文件。 最后,我计
浏览 1
提问于2015-12-18
得票数 2
2
回答
ARP的程序化使用
、
、
、
、
我需要一些可在Linux下编译的C或C++代码,以便能够获取任意数量的远程主机的IP地址列表,并为每个主机获取以太网MAC地址。这些主机可能位于同一子网中,也可能位于路由器后面的不同子网中。如果部分或全部远程主机的MAC地址是路由器上接口的地址,则可以。最终,我希望将IP地址和MAC地址交给FPGA,FPGA将使用这些信息格式化UDP/IP数据包,并通过以太网将其发送到主机。显然,FPGA还将获得其自己的MAC地址和IP地址,以填充数据包中的源MAC和源IP地址。 是否有可以指向的代码,可以创建ARP数据包并将其广播到这些远程计算机,并接收回ARP响应数据包,以便提取目的MAC地址?
浏览 2
提问于2010-03-16
得票数 1
1
回答
通过以太网从FPGA发送数据到PC机
、
我正在用FPGA板实现一个以太网模块,目前,我正在与发射机斗争。 现在,我使用硬编码的数据发送到PC。根据IEEE标准(802.3-2018年),我组装了一个由以下字段组成的向量: 7字节前导: 0xAAAAAAAAAAAAAA 1字节SFD: 0xAB 我的以太网端口的MAC地址 董事会的MAC地址 字段长度,我使用的最小值为46。 46字节随机数据 32位CRC 有了这种配置,在Wireshark的帮助下,我无法在我的计算机上看到任何数据包。 此外,我通过以太网连接了两个FPGA板,数据被正常发送和接收,这可能意味着至少我的模块与PHY进行了正确的交互。
浏览 2
提问于2020-04-17
得票数 0
1
回答
如何控制FPGA中的以太网分组率?
、
、
、
、
我将UPD数据包从PC (Windows1010.0.19044)发送到FPGA板(Xilinx 7 VC707评估工具包)。 我看到FPGA在突发中接收数据。这意味着,我连续收到64个包的FPGA时钟速率。在那之后,我有一段时间没有得到任何东西,我再次收到64个数据包,然后这个过程会一次又一次地发生。没有数据丢失,我正确地获得了所有数据包(平均数据速率是正确的,并且等于目标速率),但是这种类型的数据接收(突发模式)会给后续的处理核心带来问题。根据内存块大小的限制,如果我将所有突发数据包导入FIFO以管理以下处理核心的输入速率,则FIFO会变得满,数据丢失。爆发率比处理速度要高得多,所以我必须
浏览 9
提问于2022-07-19
得票数 1
1
回答
不需要Xilinx就可以进行软件仿真,并在CPU上运行代码吗?
、
我对FPGA有点陌生,我需要为Xilinx U280 FPGA编写一些代码。我想知道是否有办法使软件仿真没有FPGA在CPU上?
浏览 6
提问于2022-07-06
得票数 0
1
回答
部分以太网crc出现在tcpdump中
我正在我的数字Nexus4 DDR上测试以太网传输。我创建了一个非常简单的包,其中包括一个广播目的地地址和一些组成的以太网类型。下面是在tcpdump中捕获的数据包。 05:58:22.148546 00:00:00:00:00:00 (oui Ethernet) > Broadcast, ethertype Unknown (0xebeb), length 66: 0x0000: ffff ffff ffff 0000 0000 0000 ebeb 0000 0x0010: 0000 dead beef 0000 0000 0000 0000 0000 0
浏览 0
提问于2018-07-13
得票数 1
回答已采纳
1
回答
通过以太网交换机使用wireshark捕获数据
、
、
、
、
我需要从连接到以太网交换机的设备(FPGA板)捕获数据。从交换机上,我连接了我的笔记本电脑,其中有wireshark来捕获数据。使用上面的设置,我无法在wireshark中看到数据包,但如果我直接将FPGA连接到笔记本电脑,而不使用交换机,我可以在wireshark中捕获数据。在这件事上请帮帮我
浏览 4
提问于2014-09-09
得票数 1
2
回答
通过Java发送UDP数据包
、
、
、
、
我正在尝试通过笔记本电脑的以太网线将UDP数据包从我的PC发送到FPGA。我一直使用Java的DatagramPacket和DatagramSocket来发送UDP数据包。但是,这些数据包只会通过我的笔记本电脑的无线接口发送。我如何指定数据包应该通过我的以太网接口? 谢谢。
浏览 1
提问于2010-08-14
得票数 1
回答已采纳
1
回答
接收UDP数据包
、
、
我目前正在研究FPGA和Ubuntu 20主机pc之间的UDP连接(防火墙关闭,不同的NIC测试)。为了发送UDP数据包,在FPGA上实现了一个自定义以太网程序。在接收端,有一个简单的UDP服务器接收这些数据包. 问题是,我不能接收任何数据包。简单的UDP服务器进行了测试,当我从另一台pc向它发送消息时,它可以工作。为了对FPGA进行故障排除,使用Wireshark对通信量进行监控。在Wireshark中,可以看到每个数据包及其数据,这意味着层1-4不负责()。甚至终端命令"ip -s link“也表明没有丢包()。 我怎样才能找到丢包的地方? 工作和"FPGA“UDP包的区别
浏览 1
提问于2022-03-31
得票数 0
回答已采纳
2
回答
如何在带有文件系统的处理器中直接运行代码?
、
、
我有一个简单的各向异性过滤器c/c++代码,它将处理一个.pgm图像,这是一个文本文件,每个像素都有灰度信息,处理完成后,它将生成一个应用了过滤器的输出图像。 这个程序需要几秒钟的时间才能在运行windows的x86 CPU上执行大约10次迭代。 我和一位正在完成应用计算硕士学位的学者,我们需要在FPGA (Altera DE2-115)下运行代码,看看直接在处理器(NIOS 2)上运行代码是否有相当大的性能提升结果。 我们已经成功地在FPGA下启动了S.O. uClinux,但是由于设备硬件存在一些问题,使得我们无法访问SD卡,甚至无法访问以太网,所以我们无法将代码和图像导入到FPGA中来测
浏览 2
提问于2013-04-23
得票数 0
3
回答
找到太多适合此设备的"BUFGMUX“类型的comps。(以太网设计)
、
、
我正在为Spartan 3E FPGA设计一个以太网MAC控制器。IOBs已经达到了109%。我仍然继续生成比特流。然后我遇到了这个错误: 找到太多适合此设备的"BUFGMUX“类型的comps。 这是什么意思? (我非常确定运行Spartan 3e可以运行以太网,因为已经有了Spartan 3e的以太网lite MAC的IP。而且,它的引脚比我模块中的引脚还多。为什么它有109%的IOBs?) 我还尝试对实例化的mac_transmit_module和mac_receive_module进行注释。码流生成成功。我哪里错了?
浏览 0
提问于2013-12-11
得票数 0
2
回答
理解FPGA的并行性
在理解FPGA对并行处理的好处方面,我遇到了一些问题。每个人都认为它是平行的,但在我看来,它并不是一成不变的平行。让我们看看这个例子: 我的数据信号出现在某个引脚上,每时钟周期1位。FPGA将接收这些数据,并且由于它已经在集成电路中得到数据,所以它可以立即开始处理。但这叫做串行处理,而不是并行处理。如果FPGA等待数据积累,然后并行处理,则可以说FPGA处理是完全并行的,但是等待大量数据到达有什么好处呢?如果我们等待8位数据,我们就会损失7个周期。那么,FPGA并行化的好处是什么?我搞不懂。 如果数据是并行的,就像您使用旧的DB-25并行口连接器时一样,它将是并行的。但是,由于并行口不能支持高
浏览 9
提问于2016-02-10
得票数 2
回答已采纳
1
回答
将以太网连接用于两个完全不同的目的
、
我有一个带有一个以太网端口和一个网卡的戴尔台式计算机。 我需要使用以太网连接两个完全不同的目的。 stackoverflow.The :一种是通过局域网访问互联网,并读取更多的;另一种是与我的FPGA标准板对话,使用以太网发送/接收数据。。 有两个NIC是一个很好的选择吗?一个外部连接的分配器盒,还是其他的解决方案? (我不想每次在互联网之间切换到带一个以太网端口的标准板(我目前正在做),也不想改变配置。
浏览 0
提问于2021-09-21
得票数 0
回答已采纳
1
回答
如何编写AT17LV FPGA配置EEPROM?
、
、
首先,请容忍我,因为我是相当新的这个FPGA领域。 我有一个自定义的FPGA板与At17LV。我还有一个叫"ATMEL FPGA Configurator程序员“的老程序员。eeprom可以放置在适配器套接字上。PCB具有并行口和电路内标头(2x5). 但是我不能用这个程序员。我没有使用并行口的PC。我在FPGA的PCB上也没有ICSP来进行电路编程. 所以,要么我必须找到另一个程序员来帮助USB连接,要么是一个与USB转换器的并行接口(不确定程序员软件是否会喜欢它),或者甚至可能是一些更好的方式来调整程序员。 我应该如何解决与那个老程序员的连接问题? 你可以看到这里的硬件图片;
浏览 3
提问于2017-05-04
得票数 0
5
回答
Verilog或Vivado HLS或Vivado SDSoC
、
、
、
、
我想把C++ (OpenCV)写的车道检测代码转换成FPGA。Vivado HLS或Vivado SDSoC可以帮助将C ++代码嵌入到FPGA中。或者我可以用verilog重写车道检测代码。问题是,这三种方法的优缺点是什么?我想用一种便宜的Zynq-7000 FPGA。
浏览 2
提问于2017-08-22
得票数 0
回答已采纳
2
回答
以<1ms间隔生成内存预加载有效载荷的原始以太网帧
、
、
、
、
我正在寻找产生原始以太网帧与有效载荷,是预先加载到内存。以太网帧(10-60个完整帧)应以1ms间隔生成,无一例外。 我能做什么呢?我关注的是这样一个应用程序的实时要求.中断应该被最小化,并且这个过程也许应该有一个核心来执行它?如果Linux/软件不是一种选择,那么另一种选择是FPGA。 期待听到潜在的解决方案。
浏览 0
提问于2016-02-02
得票数 1
回答已采纳
1
回答
关于10g sfp+ NIC的建议
、
、
、
我希望在Kintex-7 FPGA上开发一个10 10Gbps的以太网系统.我希望FPGA与PC进行通信,以10 10Gbps的速度监控数据、配置等。 我使用的个人电脑与英特尔i7,2 Avago收发器和KC705评估委员会从Xilinx。有一个机会,可以直接安装在个人电脑上的评估板。但我不想那样。我想通过光纤连接它。 由于我是这个领域的新手,我需要一些建议的网卡与光纤通道(SFP+)为我的个人电脑(或个人电脑与此网卡)。
浏览 0
提问于2015-11-25
得票数 4
1
回答
隧道串行口视窗10
、
、
、
、
我目前正在开发一个python自动化,它通过串口通信和控制FPGA平台。这个平台连接到我工作场所实验室里的一个PC设备上。为了用Python连接到FPGA,我使用了pyvisa,如下所示: import pyvisa as visa rm = visa.ResourceManager('@py') self.inst = rm.open_resource('ASRL8::INSTR') 我的问题是:为了测试我的代码,我必须把新代码拉到实验室-PC上。有没有办法“隧道”串行com端口,以便我可以连接到FPGA从我的PC通过局域网?或者任何其
浏览 10
提问于2021-12-05
得票数 0
1
回答
用FPGA通过USB访问PCI卡
、
、
、
、
我有一台连接了两个PCI卡的PC。我已经创建了一个Matlab/Simulink模拟,它将一个数字信号发送到其中一个卡。该卡是一个DA转换器。然后,它将该信号输出到控制系统。Matlab生成C代码来实现这一点。我的目标是用FPGA板重新创建这个模拟。不幸的是,我无法将PCI卡连接到主板。因此,FPGA必须访问PC的PCI端口。它将通过USB连接,我使用Quartus作为FPGA软件。是否有从主板访问PCI卡的方法?或者有没有什么方法可以让FPGA调用模拟代码。
浏览 2
提问于2014-02-05
得票数 0
2
回答
PC与FPGA之间的文件传输
、
、
我是FPGA的新手,这是我第一次尝试在FPGA板和PC之间传输文件。我有Digilent Atlys Spartan6 xc6slx45板。 我已经尝试了很多google,但是我没有找到任何有价值的信息。所有信息都包含一些模棱两可的东西。 我只找到了Vertix 5板的通讯手册。 谁能为我提供任何链接或一些信息,以便我可以在这方面做更多的工作。 现在,我正在尝试写任何文件和读取存储在FPGA板上的数据。我可以与任何设备通信,如USB或HDMI或USB或串口。 谢谢!
浏览 0
提问于2014-11-19
得票数 0
2
回答
在Wireshark中看到的数据报,未被Qt套接字接收
、
、
、
、
我正在编写一个Qt (5.6)应用程序,它通过UDP套接字与FPGA通信。分组正在以2 KHz (所有数据包相同大小,1272字节)的速度流到PC。Wireshark显示正在发送数据包,UDP报头与预期的相同。问题是,我使用的Qt套接字永远不会接收这些数据包。从不调用readyRead信号。 下面是一个代码片段: UdpConnection::UdpConnection(QObject* parent) { fpgaConnection = QSharedPointer<QUdpSocket>(new QUdpSocket); qDebug() <<
浏览 0
提问于2016-12-06
得票数 6
回答已采纳
3
回答
可分布式fpga设计
、
、
我是fpga编程的新手,我想知道如何让我的fpga设计具有可分布性。这是我脑海中的场景。我有一个计算机网络,每个计算机都部署了一个基于fpga的外围设备。我想定期更新外围设备上的fpga设计。我如何才能在不花大价钱购买软件许可证的情况下实现这一目标? 我有一个fpga的小型开发工具包,它附带了一个加载示例设计文件的可执行文件(它是Altera fpga FYI)。有人知道我是如何创建这样一个可执行文件的吗? 一些细节:我的fpgas是Xilinx Spartan 6Es。我正在使用Xilinx ISE进行fpga开发。主机运行的是debian linux。 谢谢你所有的建议!
浏览 4
提问于2014-11-27
得票数 1
1
回答
关于FPGA的课程/书?
我是从FPGA开始我的旅程,我用这个规范购买了一个低成本的产品: FPGA: EP2C8Q208C8N SDRAM: 256 M位/ 36 M字节 CFI_FLASH: 64 M位/ou 8 M Byte SRAM: 256 Kx16/4M位 EPCS 16/ M25P32 (配置FPGA) CLK_INPUT: 50 MHz 有人向我推荐关于fpgas的课程/书吗?
浏览 0
提问于2015-05-05
得票数 0
回答已采纳
3
回答
当一个FPGA电路编程时,从哪里开始?
、
、
、
是否有特殊的硬件或软件来编写FPGA程序? 它能用更高层次的语言完成吗? 在FPGA上运行应用程序是否“锁定”到该执行路径?
浏览 0
提问于2013-09-15
得票数 3
回答已采纳
1
回答
Buildroot:恼人的假错误体系结构"/root/foo/bar.aocx“是"Advanced Micro Devices X86-64",应该是"ARM”
、
、
我有一个基于buildroot的项目,用于Intel FPGA SoC,使用OpenCL。覆盖源目录中有一些针对FPGA的预编译OpenCL二进制文件,文件扩展名为.aocx,应将其复制到生成的文件系统映像中。 但是,由于某些原因,这些FPGA二进制文件被识别为AMD X86-64二进制文件,并在重建根文件系统时触发错误。 我是否可以将Buildroot配置为不检查带有.aocx扩展名的文件?
浏览 60
提问于2019-06-18
得票数 0
2
回答
通过以太网将UDP数据包发送到fpga spartan 3e
、
、
、
、
我想向fpga发送包含microblaze的UDP数据包。但是我有一个关于ip地址的问题。fpga的ip地址在哪里?
浏览 1
提问于2013-04-02
得票数 0
1
回答
以太网端点、帧和触发器
、
、
、
我们正在为一个数据采集系统设计一个点对点的环状以太网。由于物理系统的限制,星形/网状网络是不可能的。 为了将数据传输到主机,我们使用点对点链路以菊花链的方式将数据包从一块板跳到下一块板,使其朝向主机。 我已经阅读了使用MAC发送和接收以太网数据包,以及以太网控制数据包(暂停等)。 然而,我不清楚如何向所有12个节点发送一个健壮的事件触发器。我之前的经验是使用USB和需要触发器端点的单个设备。但是,同时向多个以太网地址发送触发器还不清楚。 因为节点之间的距离意味着触发器将首先到达距离主机最近的节点。我在考虑向每个节点发送包含“请触发标志”和等待时间的帧。对于允许同步采集的每个节点,该暂停将略有不
浏览 2
提问于2014-01-06
得票数 0
1
回答
它被称为FPGA上的线程(Xilinx 5/7),它可以有多少个线程?
、
、
、
在FPGA (Xilinx 5/7)上的执行线程是什么?理论上它可以有多少个(最小和最大)?
浏览 3
提问于2013-10-05
得票数 3
回答已采纳
4
回答
FPGA与计算机系统的有效集成
FPGA在工业上得到了广泛的应用,通过在FPGA上实现程序而不是软件来获得更好的性能。 这些公司如何有效地将FPGA集成到他们的系统中? 我对FPGA的经验非常有限,只有通过将它们与USB和串口连接起来才能使用它们,我想这并不是从FPGA实现中获得最大好处的最佳方法。 那么,这些公司是做什么的呢?比如,他们是使用一些特殊的FPGA,可以插入到计算机系统中的PCI插槽中,还是可以用集成的FPGA购买一些可以被程序员轻松覆盖的特殊的SoC? 我在高级语言编程方面的经验非常丰富,离硬件很远,所以我很抱歉,如果这个问题听起来很愚蠢,-I只是对底层没有太多的知识和经验:)。但我曾经有一个课程,我们使用F
浏览 8
提问于2014-01-04
得票数 8
回答已采纳
1
回答
将一台计算机连接到两条以太网电缆
我正在寻找一个设备,可以让我连接一台笔记本电脑到两个以太网电缆。每个以太网电缆具有不同的公共IP和100 Mbit对称带宽。此链接聚合的目标是提高下载/上载速度。笔记本电脑只有一个以太网端口。我不确定最好的解决方案是添加另一个以太网端口(例如,使用以太网<-> USB适配器)和尝试将操作系统配置为同时使用这两种以太网电缆(Windows7 SP1 x64终极版和Kubuntu 14.04 LTS x64),还是拥有一个负责链路聚合的外部设备。
浏览 0
提问于2015-11-22
得票数 6
1
回答
是否有可能创建外部mac地址欺骗程序?
、
、
、
我想知道是否有可能创建某种以太网传输设备,但这个设备还可以作为第二层mac地址欺骗器使用,它可以与任何设备一起使用,而不需要软件mac地址欺骗器,也可以用于无法正常更改mac地址的设备,即路由器/接入点。这将允许有人设置一个流氓接入点,该接入点显示在网络上是一部iphone。 有一些研究文章提到FPGA用于解释第二层的ip通信,我想知道您是否可以操纵数据包的以太网帧,制造第二层mac地址欺骗器,甚至是重放数据包的设备。 最后,我想知道这样的设备是否也存在。这个主意以前想过吗?是做错了还是被证明错了?
浏览 0
提问于2020-11-28
得票数 1
1
回答
在Ubuntu18.04.2LTS上设置IP地址的问题
、
我试图在Ubuntu18.04.2LTS,Settings>Network上设置一个IP地址。我希望,在单击“应用”后,在终端突出显示的行下,我的操作结果将出现,但不会出现。我之所以这样说是因为我设置的硬件地址是9C: EB: E8: 2D: 68: 8C。我使用连接在我感兴趣的设备( Artix-735T Arty FPGA )上的以太网电缆来执行所有这些操作。我已经尝试了自动DNS和没有。 📷
浏览 0
提问于2019-08-13
得票数 0
9
回答
你能用类C语言编程FPGA吗?
在大学时,我用C语言编写了FPGA程序。然而,我也知道,人们通常用Verilog或VHDL编写FPGA。这是设计师的选择吗?如果是的话,性能的缺点是什么? 理想情况下,我希望用类似C的语言来编写FPGA程序,而不是VHDL. 我想买一个Xilinx Virtex-5,如果有什么区别的话?
浏览 6
提问于2012-01-24
得票数 30
回答已采纳
扫码
添加站长 进交流群
领取专属
10元无门槛券
手把手带您无忧上云
相关
资讯
用Python编写FPGA以太网MAC
基于FPGA和W5500的以太网传输系统实现
FPGA硬件电路与软件编程设计合辑
各种FPGA开发软件工具——从开发到仿真
浅谈FPGA
热门
标签
更多标签
云服务器
ICP备案
对象存储
实时音视频
云直播
活动推荐
运营活动
广告
关闭
领券