一、背景知识： （1）中断延迟:从中断触发到执行中断服务程序的第一条指令这段时间就是中断延迟时间。
最近在研究异步消息处理, 突然想起linux内核的中断处理, 里面由始至终都贯穿着”重要的事马上做, 不重要的事推后做”的异步处理思想. 于是整理一下~ 第一阶段 获取中断号 每个CPU都有响应中断的
锁，大家应该很熟悉了，用来避免竞争，实现同步。本文以 $xv6$ 为例来讲解锁本身是怎么实现的，废话不多说先来看一些需要了解的概念：
论坛原始地址（持续更新）：http://www.armbbs.cn/forum.php?mod=viewthread&tid=99514 第11章 ThreadX中断优先级配置，含Base
在本系列的第一篇文章《实时性迷思(1)——快是优点么？》中，我们介绍了实时性的基本模型：
NVIC中断相关的问题，NVIC在项目设计中有着举足轻重的作用，特别是程序较复杂，且中断比较多时。 实际应用中推荐：中断越少越好，中断频率越低越好，任务之间耦合度越低越好
视频教程汇总帖：https://www.armbbs.cn/forum.php?mod=viewthread&tid=110519 本期视频教程为大家分享BSP驱动教程第12期 NVIC中断相关
论坛原始地址（持续更新）：http://www.armbbs.cn/forum.php?mod=viewthread&tid=99514 第14章 ThreadX调度锁，任务锁和中断锁（调
完整教程下载地址：http://forum.armfly.com/forum.php?mod=viewthread&tid=86980 第21章 STM32H7的NVIC中断分组和配置（重
cat 这个节点，会打印系统中所有的中断信息，如果是多核CPU，每个核都会打印出来。
中断是硬件和软件交互的一种机制，可以说整个操作系统，整个架构都是由中断来驱动的。中断的机制分为两种，中断和异常，中断通常为 $IO$ 设备触发的异步事件，而异常是 $CPU$ 执行指令时发生的同步事件。本文主要来说明 $IO$ 外设触发的中断，总的来说一个中断的起末会经历设备，中断控制器，$CPU$&$OS$ 三个阶段：设备产生中断，中断控制器接收和发送中断，$CPU$&$OS$ 来实际处理中断。
FreeRTOS 的中断配置是一个很重要的内容，需要根据所使用的 MCU 来具体配置。这需要 了解 MCU 架构中有关中断的知识，本文结合 Cortex-M 的 NVIC 来讲解 STM32 平台下的 FreeRTOS 中断配置，分为如下几部分：
我发现学习 RTOS 是学习 Linux 内核的好方法。大有弯道超车的可能。 1. 任务堆栈 1.1 任务栈大小确定 1.2 栈溢出检测机制 2. 任务状态 3. 任务优先级 3.1任务优先级说明 3.2 任务优先级分配方案 3.3 任务优先级与终端优先级的区别 4. 任务调度 4.1 调度器 5. 临界区、锁与系统时间 5.1 临界区与开关中断 5.2 锁 5.3 FreeRTOS 系统时钟节拍和时间管理 一、 单任务系统（裸机） 主要是采用超级循环系统（前后台系统），应用程序是一个无限的循环，循环中调用
https://www.keil.com/pack/doc/compiler/EventRecorder/html/SCVD_Format.html
中断，英文名为Interrupt，计算机的世界里处处都有中断，任何工作都离不开中断，可以说整个计算机系统就是由中断来驱动的。那么什么是中断？简单来说就是CPU停下当前的工作任务，去处理其他事情，处理完后回来继续执行刚才的任务，这一过程便是中断。
F429 在内核水平上搭载了一个异常响应系统， 支持为数众多的系统异常和外部中断。
如果需要多个进程合作来完成某个任务，那个可能会存在资源争用或者其他一些意想不到的问题，这个时候，就需要通过实现进程同步来防止问题的产生。
去年12月下旬，我发布了“ Switch Expressions Coming Java？ 从那时起，进行了广泛的讨论，表达了意见分歧，现在就Java的switch表达式的未来达成了共识。 我曾尝试在12月的博客文章中评论与switch表达式有关的一些主要发展。 但是，我觉得这周琥珀色观察者邮件列表上的Brian Goetz消息标题“ [switch] switch的进一步统一 ”保证了有关Java switch表达式的新博客文章。
根据 2017 年的 DevOps 发展报告，高效能组织和低效能组织在软件交付的效率上有数量级上的差异。技术组织的软件交付能力是一种综合能力，涉及众多环节，其中发布是尤为重要的环节。
根据 2017 年的 DevOps 发展报告，高效能组织和低效能组织在软件交付的效率上有数量级上的差异。技术组织的软件交付能力是一种综合能力，涉及众多环节，其中发布是尤为重要的环节。
中断是指出现需要时， CPU暂停执行当前程序，转而执行新程序的过程。即在程序运行过程中，系统出现了一个必须由CPU立即处理的事务，此时， CPU暂时中止当前程序的执行转而处理这个事务，这个过程就叫做中断。
准备工作以及中断原理与流程与上一篇VxWorks版本一致，不同的是这次的Windows版本下中断的中断流程添加了开关保护。
上面的代码，使用宏开关：要么再用裸机的代码，要么调用rt-thread的代码，要么调用Linux的代码。
由图可知程序会先由编译器编译成机器指令，运行之前先把程序放入内存，在内存中创建一个进程实体。一个进程实体(进程映像)由PCB、程序段、数据段组成。然后CPU从内存中取出指令，来运行程序。
很多人在学习中断子系统的过程中，在对基本概念与整体不太了解的情况下，过早的陷入了各种架构的实现细节，如同盲人摸象。这里主要给大家明确中断的各个基本概念，希望从这个角度能让大家更好的理解中断子系统。
本文所有MISRA规则由嵌入式程序猿整理自网络，版权归原作者所有。 语言扩展规则 规则2.1（强制）： 汇编语言应该被封装并隔离。 在需要使用汇编指令的地方，建议以如下方式封装并隔离这些指令： (a) 汇编函数 (b) C函数 (c) 宏。 出于效率的考虑，有时必须要嵌入一些简单的汇编指令，如开关中断。如果不管出于什么原因需要这样做，那么最好使用宏来完成。 规则2.2（强制）： 源代码应该使用 /*…*/ 类型的注释。 这条规则最容易犯错，很多程序员在注释的时候喜欢用//,建议大家还是用/*…*/
当中断被关闭（俗称关中断)了，CPU就不能响应其他的事件，如果这时有一个鼠标中断，要在下一次开中断时才能响应这个鼠标中断，这段延迟称为中断延迟。向current_tracer 文件写入 irqsoff字符串即可打开irqsoff来跟踪中断延迟。
CPU（中央处理器， Central Processing Unit）占用率可以分为系统CPU占用率和任务CPU占用率两种。
在项目迭代的过程中，不可避免需要进行项目上线。上线对应着部署或者重新部署，部署对应着修改，修改则意味着风险。
阻塞同步有许多实现方式了：mutex, semaphore. 阻塞同步使用不当就可能造成死锁，活锁，优先级反转。
键盘，咱们做计算机这一行的自然不必多说，天天与它打交道。但熟归熟，清楚键盘背后的原理吗？键盘上都标有各键的名称，表明了各键所代表的意义，但是计算机是如何知道的？组合键是怎样实现的？按下一个代表字符的键，怎么变成平常使用的ASCII码的？
中断就是系统正在处理某一个正常事件，忽然被另一个需要马上处理的紧急事件打断，系统转而处理这个紧急事件，待处理完毕，再恢复运行刚才被打断的事件。 无论在单片机开发还是嵌入式开发中，中断都是一个非常重要的概念。而重要的原因，是中断的概念符合我们普世生活的场景。 你正在上班努力编程，却有一通电话打了进来，而不得不停止工作，接通完电话后，发现只是外卖到了楼下，这时候你又恢复到工作的状态，这是短期中断。 你本科毕业，因为第一年的工作经验的优先级高于考研所以你去找了份工作，干了一年后，去考研，回到学校继续学习，对你的学业来说，这也是中断，无非是中断处理时间长而已。 本文将会介绍嵌入式开发中，中断管理的概念，及基于RTOS的一些例子。
在ARMv8架构的AArch32状态下启动处理器的时候，SCTLR.V决定了reset向量的位置，这与AArch64状态下是不同的（AArch64状态下，reset不再是向量表的一部分）：
任何调用中断安全FreeRTOS API函数的中断服务例程都可以使用的最高中断优先级。不要从任何优先级高于此的中断调用中断安全FREERTOS API函数！（优先级越高，数值越低。）
1 PCIe中断 – PCI/PCIe设备中断都是level触发，并且请求信号为低电平有效 – PCI总线一般只有INTA#到INTD#的4个中断引脚，所以PCI多功能设备的func一般不会超过4个，但是共享中断除外
1. 基础知识 注意:在RTOS中是优先值越高则优先级越高(和ucos/linux的相反) 在移植的时候,主要裁剪FreeRTOS/Source/portable文件夹,该文件夹用来针对不同MCU做的一些处理,如下图所示,我们只需要使用:
该文介绍了中断和异常的基本概念、分类，以及Linux 中中断和异常的处理方式，包括硬件中断、软件中断和异常的分类和处理。
从2005年我接触Linux到现在15年了，Linux中断系统的变化并不大。比较重要的就是引入了threaded irq：使用内核线程来处理中断。
上一篇笔记我们已经讲了进程的相关概念和进程控制的知识，这篇笔记则涉及到了进程同步与进程互斥。
摸水了一周，准备在家里好好敲敲代码，赶赶稿子，正当我专心输出的时候，被老婆打断了。
当前riscv的中断控制器部分比较简单，不像arm那样复杂，设计的简单分析起来就比较容易理解清楚。相比于ARM的GIC，RISC-V这一套CLINT与PLINT简直太容易理解了。或许是因为ARM迭代的时间很长，积累了很多设计上的经验，RISCV还需要经过实际的市场的考验，才能真正的看到中断控制这一块的设计到底是否简洁并且设计合理。
要深入理解Linux内核中的同步与互斥的实现，需要先了解一下内联汇编：在C函数中使用汇编代码。
系统为每一个运行的程序配置一个数据结构，称为进程控制块（PCB），用来描述进程的各种信息（如程序代码存放位置）
并发执行的程序在运行的时候共享系统的资源，一个进程会受到其他进行的制约，为了协调，达到资源共享，就需要实现进程的互斥和同步。
目前有很多用于部署的技术，有的简单，有的复杂，有的得停机，有的不需要停机即可完成部署。本文将对目前常用的部署方案做一个简单的总结。
POSIX.1-20001标准规定，所有的标准库函数都必须是可重入函数，除了以下这些：
硬件逻辑设计为加电瞬间强行设置：CS=0xF000，IP=0xFFF0，CS:IP=0xFFFF0
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
对象存储
即时通信 IM
实时音视频
