今天给大侠带来FPGA Xilinx Zynq 系列第十六篇，开启第六章The ZedBoard，本篇内容目录简介如下：
今天给大侠带来FPGA Xilinx Zynq 系列第十八篇，本篇是第一部分 PART A的最后一篇，下一篇将开启PART B，Zynq SoC & 硬件设计。本篇内容目录简介如下：
今天给大侠带来 FPGA Xilinx Zynq 系列第三十三篇，开启二十章，本篇也是 Part B 最后一篇，带来探索 IP Integrator 等相关内容，本篇内容目录简介如下：
部分硬件设计中需要CPU完成对电路寄存器的配置，为了完成Zedboard对FPGA上部分寄存器的配置功能，可以在PS单元（处理器系统）上运行裸机程序（无操作系统支持）完成和PL单元（FPGA部分）的数据交互功能，此时PS单元更像单片机开发；另一种方法是PS单元运行Linux操作系统，通过驱动程序和应用程序完成对硬件寄存器的读写操作，并且Linux有着完整的网络协议栈支持，后续可拓展性更强，可以更好的发挥ZYNQ这种异构架构芯片的性能。主要分为两部分，分别阐述Zedboard中FPGA和处理器互联总线与硬件设计和Zedboard处理器系统上嵌入式Linux的移植与通过驱动和应用程序简单配置FPGA寄存器的实现。上次介绍了没有操作系统下的驱动和应用程序开发，本文介绍带操作系统的驱动和应用程序开发。
今天给大侠带来FPGA Xilinx Zynq 系列第二十四篇，开启十二章，讲述Zynq SoC 设计的下一步等相关内容，本篇内容目录简介如下：
这个应该是非常常见的ZYNQ的开发板了，所以就不多介绍了，其中第二个开发板是山寨的Zedboard，也是我入门时候用的，老板人很好，教程也不错，所以就把教程也一并发上来了：
本篇文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是属于学习的过程，还是可以经历经历的。
今天给大侠带来FPGA Xilinx Zynq 系列第一篇，基于含有 ARM® Cortex®-A9 的 Xilinx® Zynq®-7000 全可编程片上系统的嵌入式处理器，本系列分享来源于《The Zynq Book》，Louise H. Crockett, Ross A. Elliot,Martin A. Enderwitz, Robert W. Stewart. L. H. Crockett, R. A. Elliot, M. A. Enderwitz and R. W. Stewart, The Zynq Book: Embedded Processing with the ARM Cortex-A9 on the Xilinx Zynq-7000 All Programmable SoC, First Edition, Strathclyde Academic Media, 2016。
今天给大侠带来FPGA Xilinx Zynq 系列第九篇，本篇内容目录简介如下：
最近刚接触openwrt，配置环境、编译都弄了好久。用了现成的zedboard开发板可以正常运行。
这周末调试《车牌识别算法》遇到点问题，“无聊”中用FPGA搞个2048小游戏玩玩。
第27届现场可编程逻辑与应用国际会议（The International Conference on Field-Programmable Logic and Applications，FPL）九月份在比利时根特召开。在FPL 2017上，一篇来自德国卡尔斯鲁厄理工学院（Karlsruhe Institute of Technology）的论文《Voltage Drop-based Fault Attacks on FPGAs using Valid Bitstreams》获得了最佳论文奖，同时也成为了所有
最近调试验证zynq自带的软核microblaze,发现把microblaze的local memory设置成16KB以上时，在sdk里将bit文件和应用程序elf文件生成新的download.bit文件下载到板子上，microblaze的程序没有运行起来。
AI科技评论按：第27届现场可编程逻辑与应用国际会议（The International Conference on Field-Programmable Logic and Applications，FPL）九月份在比利时根特召开。在FPL 2017上，一篇来自德国卡尔斯鲁厄理工学院（Karlsruhe Institute of Technology）的论文《Voltage Drop-based Fault Attacks on FPGAs using Valid Bitstreams》获得了最佳论文奖，
《俄罗斯方块》（Tetris， 俄文：Тетрис）是一款由俄罗斯人阿列克谢·帕基特诺夫于1984年6月发明的休闲游戏。
手机游戏时代始于 1997 年，当时诺基亚在 6110 机型上发布了第一款名为〈贪吃蛇〉的手机游戏。这可能是有史以来最受欢迎的手机游戏之一，全球有超过 3.5 亿部手机提供这款游戏。
在本公众号的前面文章中，曾经提到过，TSN(Time Sensitive Networking,TSN)和TTE(Time-Triggered Ethernet)的起源及应用领域，在那篇文章中，还提到了可以尝试着把TTE看作是密闭空间内使用的TSN的说法。事实上，这种说法是非常不准确的。二者虽然都对业务进行了是否实时性的区分，但实现时却采用了截然不同的两种方法。
今天给大侠带来FPGA Xilinx Zynq 系列第三十篇，开启十七章，带来 IP 的创建 等相关内容，本篇内容目录简介如下：
今天给大侠带来FPGA设计中Zynq学习笔记，做硬件的第一个实例，一般当然是LED点灯啦，话不多说，上货。
该文讲述了如何使用Vivado软件进行FPGA开发，包括如何新建工程、编写代码、添加约束、进行综合、生成编程文件、配置器件、下载编程文件、调试和验证等步骤。同时，文章还提供了一些常见问题和解决方法，包括如何提高Vivado编译速度、如何锁定IP核、如何添加外部时钟输入等。此外，文章还介绍了一些常用的Vivado命令和快捷键，以帮助用户提高工作效率。
今天给大侠带来FPGA Xilinx Zynq 系列第十七篇，教育、研究和培训，本篇内容目录简介如下：
电磁波在双绞线上传输的速度为0.7倍光速，在1km电缆的传播时延约为5us。传统的网络信道比较差，需要有重传机制保障可靠性。于是，在节点A向节点B发送数据进行通信的时候，要保证以太网的重传，必须保证A收到碰撞信号的时候，数据包没有传完，要实现这一要求，A和B之间的距离很关键，也就是说信号在A和B之间传输的来回时间必须控制在一定范围之内。IEEE定义了这个标准，一个碰撞域内，最远的两台机器之间的round-trip time 要小于512bit 时间。(来回时间小于512位时，所谓位时就是传输一个比特需要的时间）。因此，传统以太网有如下特点：
双向脑机接口(BMIs)在大脑和外部世界之间建立了双向的直接通信链接。解码器将记录的神经活动转换为运动指令，编码器将从环境中收集的感觉信息直接传递给大脑，形成闭环系统。这两个模块通常集成在笨重的外部设备中。然而，对严重运动和感觉缺陷患者的临床支持需要紧凑、低功率和完全可植入的系统，该系统可以解码神经信号来控制外部设备。
前言：这一讲我们使用Simulink来快速搭建图像/视频处理硬件加速平台。以简单的RGB2GREY算法为例。我们主要使用的Toolbox为HDL Coder和Vision HDL两个，以后会加上相关的Hardware Support Package。大家可以在Simulink的Library Brower中以及官网里熟悉一下他们所支持的功能。
本站点博客将逐步迁移至http://ninghechuanblogs.cn/ 本篇要分享的是基于Xilinx FPGA的视频图像采集系统，使用摄像头采集图像数据，并没有用到SDRAM/DDR。这个工程使用的是OV7670 30w像素摄像头，用双口RAM做存储，显示窗口为320x240，而且都知道7670的显示效果也不怎么样，这是一次偶然的机会我得到的资源，便在basys3、zybo、国产FPGA PGT180H上移植成功，总体的显示效果也是可能达到7670应有的标准，7670可以说是最
那么对于像素部分，我们常常听到30万像素，120万像素等等，这些代表着什么意思呢？图37.5解释了这些名词。
近日，山东大学集成电路学院刘国洋助理研究员、周卫东教授团队提出了一种新型余弦卷积网络（CosCNN），并设计了相应的高效参数量化算法使其易于在FPGA中部署。研究结果表明所提出的余弦卷积网络能显著提高癫痫脑电检测的性能，且有望用于其它时间序列分析相关的深度学习模型中。相关成果以“Cosine Convolutional Neural Network and Its Application for Seizure Detection”为题发表在中科院一区Top期刊《Neural Networks》。山东大学集成电路学院为论文署名单位，刘国洋助理研究员为论文第一作者，周卫东教授为通讯作者。
为了满足网络设备对时间同步精度越来越高的要求，通过对IEEE 1588协议标准和当前以太网时间同步方案的研究，提出了一种采用FPGA硬件来实现时钟同步的方法。基于FPGA与ARM开发平台，自主设计实现了支持IEEE 1588标准的主从时钟同步系统，该系统具有成本低廉，移植性强的特点。通过在该平台上对千兆以太网环境中的时间精度进行测试，标记精度优于50ns。
今天给大侠带来 FPGA Xilinx Zynq 系列 第三部分 Part C 操作系统 & 系统集成，第三部分是关于 Zynq SoC 开发的操作系统的，回顾和讨论了应用程序、动机、 交易、操作系统和产品特性。这里也进一步地深入探讨了在 Zynq 上部署 Linux 的问题，如何把 Linux 与基于 PL 的部分组合起来来形成一个嵌入式系统。
上一节中分别独立实验了Zynq的PS端和PL端，并初步实验了PS端先硬件再软件的开发流程和IP核设计的设计方法。第一节中提及到：Zynq是以PS端的ARM处理器系统为核心的，PS端和PL端是通过AXI总线，并且Xilinx已经提供了各种AXI通信的IP核，接下来的实验中将会更加明确的体验到利用IP核设计的设计方法。
今天给大侠带来FPGA Xilinx Zynq 系列第八篇，本篇内容目录简介如下：
今天给大侠带来FPGA Xilinx Zynq 系列第十二篇，本篇内容目录简介如下：
版本迁移的操作想必大家已经做过不少了，其中包括从ISE转换到vivado与vivado老版本迁移到新版本。郑智海同学给大家介绍了一下如何把工程从ISE迁移到vivado中。
测试方法：使用TestCenter向被测板子上的千兆以太网口打流，在FPGA内部通过自回环从源端口返回给TestCenter，通过看TestCenter控制界面上显示结果判断自回环是否正确。
今天给大侠带来FPGA Xilinx Zynq 系列第三十六篇，开启第二十三章，带来Linux 内核相关内容，本篇内容目录简介如下：
今天给各位大侠带来基于FPGA的“俄罗斯方块”设计，设计思路以及代码参考文档，各位大侠可以在“FPGA技术江湖”知识星球内获取，如何加入知识星球可以查看如下文章欢迎加入FPGA专业技术交流群、知识星球！（交流群QQ、微信双向选择）。
今天给大侠带来FPGA Xilinx Zynq 系列第十五篇，本篇内容目录简介如下：
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
对象存储
实时音视频
即时通信 IM
