【专利解密】SK海力士提出具有TSV的存储叠层

【嘉德点评】SK海力士此项专利的相关介绍，HBM2E标准最早是三星及SK海力士提出的，现在成了国际标准，由此可以见得SK海力士在高带宽存储领域的技术实力不容小觑。

集微网消息，韩国半导体巨头SK海力士已经开发出新一代DRAM内存HBM2E。据悉，这一代的HBM2E采用了TSV硅通孔技术。HBM2E，可以看作HBM2（第二代高带宽存储器）的升级版，而穿透硅通孔 (Through Silicon Via, TSV)则是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。

现如今，开发具有用于下一代高性能计算机的高带宽的半导体模块越来越受到关注。通常，所提出的半导体模块包括主机处理器件和多个层叠的存储器件(即，存储器叠层)，存储器叠层可以使用TSV来与处理器件通信。一般而言，TSV布置在公共区中，但由于其不能区分频繁/非频繁访问的数据，进而导致存储器叠层的效率降低。

为此，SK海力士申请了一项名为“包括具有TSV的存储器叠层的半导体模块”的发明专利（申请号：201910934470 .8），申请人为SK海力士有限公司。

图1 半导体模块纵向截面示意图

图1是此专利提出的半导体模块100的纵向截面图。参考图1，半导体模块100主要包括：模块板10、中介层20、并排安装在中介层20上的处理器件30和存储器叠层40。

其中，存储器叠层40A、40B分别包括基底裸片50A和50B以及层叠在基底裸片上的多个存储器裸片51A~54A、51B~54B。除此之外，存储器叠层还含有中央TSV 61以及非中央TSV 62。中央TSV 61可以设置成靠近垂直平分存储器叠层40A和40B的虚拟中心线，而非中央TSV62A和62B可以从虚拟中心线移动到外部，以便与虚拟中心线间隔开。

图2 存储器裸片内部布局示意图

图2（左）和图2（右）是图1中所示的存储器裸片51A~54A和51B~54B的内部块布局示意图。存储器裸片主要包括：外存储体区75、中央TSV区76、内存储体区77以及非中央TSV区78。

其中，外存储体73Aa、73Ab和73Ba、73Bb分别设置在外存储体区75A和75B中，中央TSV 61A和61B则是处在中央TSV区76A和76B里。此外，内存储体74Aa1~74Ab4和74Ba1~74Bb4位于内存储体区77中，并且内存储体74Aa1~74Ab4和74Ba1~74Bb4可以分别共享非中央TSV 62A和62B。

通过将外存储体分别划分成4块来分配内存储体74Aa1~74Ab4和74Ba1~74Bb4。例如，4个内存储体74Aa1~74Aa4可以形成外存储体73Aa，4个内存储体74Ab1~74Ab4可以形成外存储体73Ab等。这样就使得，内存储体可以经由非中央TSV62A和62B与处理器件30通信，而外存储体可以通过中央TSV 61A和61B与处理器件30通信。

以上就是关于SK海力士此项专利的相关介绍，HBM2E标准最早是三星及SK海力士提出的，现在成了国际标准，由此可以见得SK海力士在高带宽存储领域的技术实力不容小觑。

（校对/holly）