- 综合排序
- 最热优先
- 最新优先
- 来自专栏OpenFPGA
ZYNQ7000系列MIOEMIOAXI_GPIO接口
在ZYNQ7000系列PS中除了上面提到的MIO和EMIO之外，还包括AXI_GPIO。 这三者关系如下： 其中MIO和EMIO是直接挂在PS上的GPIO。
1.7K20发布于 2020-08-26 - 来自专栏OpenFPGA
【ZYNQ】黑金Xilinx ZYNQ资料（7015）
芯驿电子科技（上海）有限公司 基于 XILINX ZYNQ7000 开发平台的开发板（型号：AX7015） 2018 款正式发布了，为了让您对此开发平台可以快速了解，我们编写了此用户手册。 这款 ZYNQ7000 FPGA 开发平台采用核心板加扩展板的模式，方便用户对核心板的二次开发利用。 核心板使用 XILINX 的 Zynq7000 SOC 芯片 XC7Z015 的解决方案，它采用ARM+FPGA SOC 技术将双核 ARM Cortex-A9 和 FPGA 可编程逻辑集成在一颗芯片上 还是老规矩，获取方法如下： 获取方法： 公众号：OpenFPGA 后台回复： ZYNQ 开发板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z015-2CLG485I。 ZYNQ7000 芯片的总体框图如图 2-2-1 所示 ?
4.9K30发布于 2020-06-30 - 来自专栏hank
快速实现Flash自动烧写功能
C:\prj\zynq7000\zc702\2018.3-zc702-release\program>write_flash.bat C:\prj\zynq7000\zc702\2018.3-zc702 -release\program>call C:\Xilinx\Vivado\2018.3\settings64.bat Downloading Program -- C:/prj/zynq7000/zc702 0MB 0.4MB/s 00:01 Setting PC to Program Start Address 0x00400000 Successfully downloaded C:/prj/zynq7000 2018.3-zc702-release/program/u-boot.elf 100% 0MB 0.1MB/s 00:06 Successfully downloaded C:/prj/zynq7000
1.6K30发布于 2020-07-16 - 来自专栏hank
以MicroZed单板为例，Vitis嵌入式软件开发极速入门
write_hw_platform -fixed -force -include_bit -file C:/prj/zynq7000/microzed/v192/MZ7010_FMCCC_2019_1 /mz_vitis_sw/mz_petalinux_wrapper.xsa INFO: [Vivado 12-4895] Creating Hardware Platform: C:/prj/zynq7000 INFO: [Vivado 12-4896] Successfully created Hardware Platform: C:/prj/zynq7000/microzed/v192/MZ7010_FMCCC -g3 -c -fmessage-length=0 -MT"src/platform.o" -mcpu=cortex-a9 -mfpu=vfpv3 -mfloat-abi=hard -IC:/prj/zynq7000 /src/lscript.ld -LC:/prj/zynq7000/microzed/v192/MZ7010_FMCCC_2019_1/mz_vitis_sw/microzed_petalinux_wrapper
2.1K20发布于 2020-07-16 - 来自专栏FPGA技术江湖
学员笔记精选 | ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇
连载《叁芯智能fpga设计与研发就业班-第4天》 【xilinx ZYNQ7000系列 PS、PL、PS-PL 、AXI 、启动流程 基本概念】 原创作者：紫枫术河 这篇文章记录《xilinx ZYNQ7000 》 系列的基本概念（我用的芯片是ZYNQ7020 软件Vivado 2017.4） ---- 一、ZYNQ基本结构 ZYNQ7000系列分为 Artix-7 Kintex-7 ---- 九、MIO、EMIO和AXI_GPIO的关系 ZYNQ7000中与PS相连的引脚包含MIO、EMIO和AXI_GPIO三种类型。
8.3K55发布于 2021-05-14 - 来自专栏FPGA技术江湖
FPGA系统性学习笔记连载_Day20【ZYNQ7000系列】 之 《PS端程序固化》篇
FPGA系统性学习笔记连载_Day20【xilinx ZYNQ7000系列基本开发流程】 之 《PS端程序固化》篇 本系列为FPGA系统性学习学员学习笔记整理分享，如有学习或者购买开发板意向，可加交流群联系群主 连载《叁芯智能fpga设计与研发-第20天》 【xilinx ZYNQ7000系列 PS、PL、PS-PL 基本开发流程】 之 《PS端程序固化》篇 原创作者：紫枫术河 转载请联系群主授权，否则追究责任 Day5 Xilinx ZYNQ7000系列 PS、PL、PS-PL基本开发流程之PL端篇 和 Day9【xilinx ZYNQ7000系列之《PS端 》串口打印】。
2.6K02发布于 2021-04-12 - 来自专栏FPGA技术江湖
FPGA系统性学习笔记连载_Day9【xilinx ZYNQ7000系列之《PS端 》串口打印】
FPGA系统性学习笔记连载_Day9【xilinx ZYNQ7000系列之《PS端 》串口打印】 本系列为FPGA系统性学习学员学习笔记整理分享，如有学习或者购买开发板意向，可加交流群联系群主。 连载《叁芯智能fpga设计与研发-第9天》 【xilinx ZYNQ7000系列 PS、PL、PS-PL 基本开发流程】 之 《PS端 》【串口打印实验】 原创作者：紫枫术河 转载请联系群主授权，否则追究责任
3.5K32发布于 2021-04-01 - 来自专栏FPGA技术江湖
FPGA系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇
FPGA系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇 本系列为FPGA系统性学习学员学习笔记整理分享，如有学习或者购买开发板意向，可加交流群联系群主 连载《叁芯智能fpga设计与研发-第4天》 【xilinx ZYNQ7000系列 PS、PL、PS-PL 、AXI 、启动流程 基本概念】 原创作者：紫枫术河 转载请联系群主授权，否则追究责任 这篇文章记录 《xilinx ZYNQ7000 》 系列的基本概念（我用的芯片是ZYNQ7020 软件Vivado 2017.4） 一、ZYNQ基本结构 ZYNQ7000系列分为 Artix-7 Kintex-7 九、MIO、EMIO和AXI_GPIO的关系 ZYNQ7000中与PS相连的引脚包含MIO、EMIO和AXI_GPIO三种类型。
2.5K13发布于 2021-03-30 - 来自专栏FPGA技术江湖
FPGA系统性学习笔记连载_Day5 Xilinx ZYNQ7000系列基本开发流程之PL端篇
FPGA系统性学习笔记连载_Day5 Xilinx ZYNQ7000系列 PS、PL、PS-PL基本开发流程之PL端篇 本系列为FPGA系统性学习学员学习笔记整理分享，如有学习或者购买开发板意向，可加交流群联系群主 连载《叁芯智能fpga设计与研发-第5天》 Xilinx ZYNQ7000系列 PS、PL、PS-PL基本开发流程之《PL端》 原创作者：紫枫术河 转载请联系群主授权，否则追究责任 这篇文章记录《xilinx
2.4K00发布于 2021-03-30 - 来自专栏嵌入式随笔
Zynq中AXI的使用理解
通过如下的图（ZYNQ7000系列的）可以看出PS端的GP AXI连接一个控制器，HP AXI连接一个控制器。 如上图所示，这个型号的GP AXI可以作为主机也可以作为从机，来与PL端交互数据。
57930编辑于 2023-09-01 - 来自专栏防止网络攻击
Zynq7020 使用 Video Processing Subsystem 实现图像缩放
，大部分代码使用Verilog实现，但中间的fifo或ram等使用了IP，导致移植性变差，难以在Xilinx、Altera和国产FPGA之间自由移植；3：纯Verilog方案； 本文使用Xilinx Zynq7000 视频缩放等等 HLS图像缩放方案 之前写过一篇自己写的HLS图像缩放的博客，该方案与官方的Video Processing Subsystem区别在于手写的看得到 3、设计思路详解 本文使用Xilinx Zynq7000 甚至可以直接删掉我这里原工程的MIG并重新添加IP，重新配置；2：根据你自己的原理图修改引脚约束，在xdc文件中修改即可；3：纯FPGA移植到Zynq需要在工程中添加zynq软核； 6、上板调试验证并演示 准备工作 Zynq7000
99110编辑于 2024-01-16 - 来自专栏电子用芯说
Python与Zynq的桥梁，米尔PYNQ开发板来了
Z-Turn Board 是米尔科技Zynq7000平台的力作，设计特征鲜明，即是核心板又是开发板，易开发且易嵌入应用产品，性价比高，已大量应用于工控，IOT，视觉等领域。
1K30发布于 2020-03-25 - 来自专栏全栈程序员必看
Micron（美光）内存颗粒的命名规则，7lk17d9PTK,MT29F2G08ABAEA（矿机自带）
DDR3芯片的识别 ZYNQ7000系列ddr最多支持1G，这两个拼一起就是500M一半的样子 我们随便找一个Micron的DDR3或者SPI NAND FLASH，会发现丝印不是具体型号，真他妈奇怪！
6.1K10编辑于 2022-06-25 - 来自专栏OpenFPGA
【Vivado那些事】Xilinx FPGA普通IO能不能直接接入PLL作为时钟输入
如果有ucf中加上这句约束: NET clk CLOCK_DEDICATED_ROUTE = FALSE; 依旧会报错,在ZYNQ7000系列,这样还是通不过,如下: ERROR:PhysDesignRules
3.1K20发布于 2021-02-01 - 来自专栏FPGA技术江湖
原来ZYNQ的硬件设计如此简单！
1，板卡概述 此款开发板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z020-2CLG400I，400 个引脚的 FBGA 封装。 ZYNQ7000 芯片可成处理器系统部分 Processor System（PS）和可编程逻辑部分 Programmable Logic（PL）。 在 该开发板上，ZYNQ7000 的 PS部分和 PL 部分都搭载了丰富的外部接口和设备，方便用户的使用和功能验证。 4，ZYNQ7000 4.1 主芯片介绍 开发板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z020-2CLG400I。 zynq7000系列的结构如下图所示。 4.2 ZYNQ7000命名规则 Zynq其命名规则遵循一定的规则和约定。
79000编辑于 2025-03-17 - 来自专栏FPGA技术江湖
Xilinx Zynq系列FPGA实现神经网络中相关资源评估
Zynq7000系列概览 内存占用 1.1 FPGA程序中内存的实现方式 参阅xilinx文档UG998 FPGA并没有像软件那样用已有的cache，FPGA的HLS编译器会在FPGA中创建一个快速的memory
30910编辑于 2024-12-20 - 来自专栏OpenFPGA
Zynq MPSOC 电子书免费下载
内容导读 器件的架构 Xilinx UltraScale 介绍与产品选型 与Zynq7000相比，Zynq MPSoC 进一步整合了处理器系统中可选择的处理器数量和性能，最多可配备四个ARM Cortex-A53
1.2K20编辑于 2021-12-10 - 来自专栏工业级核心板
如何固化ZYNQ PL端程序到FLASH
ZYNQ7000板子上，PL端逻辑烧写到FLASH里面。怎么办？ 前言： 本操作如何固化ZYNQ PL端程序到FLASH分享---基于广州星嵌电子科技有限公司设计研发的Zynq7015平台。
1.6K31编辑于 2023-02-14 - 来自专栏机器之心
真正的全栈工程师！B站硬核UP主自己造了一个激光雷达
UP 主选用了一款 FPGA 开发板，主芯片为 Xilinx ZYNQ7000，板上搭载了一个最高可输出 1080p60 帧视频的 HDMI 接口、32 个 GPIO（通用输入输出接口）等其他外设。
58220编辑于 2022-02-23 - 来自专栏FPGA技术江湖
简谈Xilinx Zynq-7000嵌入式系统设计与实现
与传统的FPGA和SoC相比，ZYNQ7000不但提供了FPGA灵活性和可扩展性，也提供了专用集成电路的相关性能、功耗和易用性。
1.8K10发布于 2020-12-29
腾讯云开发者
