Vivado里如何把emacs设为默认编辑器

习惯了用linux下emacs写代码，最近换到了windows下开发fpga，也想用emacs，怎么办呢？原来在Vivado IDE里就可以设置，但也有一些注意...

静态时序分中的case analysis传播分析

在使用静态时序分析工具的时候，通常会遇到case analysis的情形，但是由于时序分析工具的静态分析属性，工具会自动传播case value，常规的时序分析...

emacs中怎样折叠Verilog代码

在verilog编写代码时，可能模块列表太长，或者变量定义列表太长，不容易看到代码的重点。用代码折叠功能可以大方便的看代码、编写代码的效率。

VCS如何从命令行dump fsdb

有时候我们不想改Testbench，只能通过vcs的命令参数来配置dump fsdb，那么要怎么实现呢？

介绍几个用emacs写verilog的好用的插件

projectile是以项目为单位进行编辑插件。默认会把git、mercurial hg的根目录当作项目根目录，也可以手动创建一个.projectile的空文件...

烧炉子、过柱子，这些半导体制造的黑话你还知道哪些？

国庆后上班第一天就收到机工社林编辑寄来的《大话芯片制造》（从工厂、制造、工艺、材料到行业战略）一书。赶紧拍了书的目录与大家分享。

fsdb波形太大，打开速度慢，甚至打不开，怎么办

几种自动生成verilog代码的方法

说明：这种方法相当简单朴素，python做出需要的字符串，写到文件。好处是不需要技巧，坏处是python代码可维护性较差。

linux diff的基本用法介绍

diff命令是linux操作系统自带的命令行工具，可以用来对比两个文件或者文件夹。

Vim的基本使用方法

vim分两种，一种是命令行的，就叫vim，绝大部分linux默认已经安装。还有一种是带图形界面的vim，也叫gvim。可以通过which来确认：

Vim之父离世，还不会用Vim的要赶紧学了

vim分两种，一种是命令行的，就叫vim，绝大部分linux默认已经安装。还有一种是带图形界面的vim，也叫gvim。可以通过which来确认：

用PyQt5做图形界面（二）文本组件：QLabel、QLineEdit、QTextEdit

今天介绍文本相关的三个组件：QLabel、QLineEdit、QTextEdit。

用PyQt5做图形界面（一）Hello world

PyQt是Python版本的Qt库，是最常用的跨平台图形界面编程框架之一。代码不用修改，就能同时运行在windows、linux、ios、andriod等平台。...

用Python Django建一个issue跟踪管理网站（一）Django的安装和使用

本文以issue跟踪管理网站为背景介绍Python Django的安装和使用方法。

【innovus】fab回复说“我们不提供ict/captable”

最近用到一个新工艺，找了一圈发现只有icc的tluplus文件，却没有innovus的captable。咨询fab，却回复说“我们不提供ict/captable...

逻辑综合的流程和命令

综合就是把Verilog、VHDL转换成网表的过程。综合按照是否考虑物理布局信息可分为逻辑综合和物理综合。逻辑综合通常用来做工艺较老的项目，或者较新工艺的面积和...

【Innovus】记录后端的一些小心得

当pin宽度等于最小线宽且不与grid对齐时，可能会引导起iobuf与pin不route。

静下心来做芯片

之前写了一篇文章《分享几个职业生涯中的问题的思考》，谈了求职工作中遇到的一些问题。今天继续聊一些技术以外的话题。

SOC中的SDC约束正变得越来越庞大和复杂，我们该如何应对

SOC设计变得越来越复杂，成本越来越高，设计和验证也越来越困难。设计尺寸、众多的IP、先进技术节点、时钟和时钟域数量的增加，以及multi-mode/multi...

用python实现网表分模块统计面积

虽然dc也有report_area -hier命令来报告各级模块的面积，本python方案看似有点造轮子，但还是有一定的便利性。一、不受网表类型的限制，综合网表...