暂无搜索历史
vim分两种，一种是命令行的，就叫vim，绝大部分linux默认已经安装。还有一种是带图形界面的vim，也叫gvim。可以通过which来确认：
今天介绍文本相关的三个组件：QLabel、QLineEdit、QTextEdit。
PyQt是Python版本的Qt库，是最常用的跨平台图形界面编程框架之一。代码不用修改，就能同时运行在windows、linux、ios、andriod等平台。...
本文以issue跟踪管理网站为背景介绍Python Django的安装和使用方法。
最近用到一个新工艺，找了一圈发现只有icc的tluplus文件，却没有innovus的captable。咨询fab，却回复说“我们不提供ict/captable...
综合就是把Verilog、VHDL转换成网表的过程。综合按照是否考虑物理布局信息可分为逻辑综合和物理综合。逻辑综合通常用来做工艺较老的项目，或者较新工艺的面积和...
当pin宽度等于最小线宽且不与grid对齐时，可能会引导起iobuf与pin不route。
之前写了一篇文章《分享几个职业生涯中的问题的思考》，谈了求职工作中遇到的一些问题。今天继续聊一些技术以外的话题。
SOC设计变得越来越复杂，成本越来越高，设计和验证也越来越困难。设计尺寸、众多的IP、先进技术节点、时钟和时钟域数量的增加，以及multi-mode/multi...
虽然dc也有report_area -hier命令来报告各级模块的面积，本python方案看似有点造轮子，但还是有一定的便利性。一、不受网表类型的限制，综合网表...
有同学想看看综合网表里某模块里and、or、inv等cell的个数，谁最多谁最少。虽然用dc的各种命令组合也可以实现，但今天我们用python来实现。
官方的定义是非交互的命令行文本编辑器。而我觉得描述成“行内文本插入、删除、替换的小工具“更容易理解。
标准单元库是数字集成电路的积木，是复杂电路和系统的基础。今天我们来认识一下其中的几个常用门级电路。
在《把riscv core代码变成网表最少需要几步》里，写过synopsys dc版本的脚本例子。今天我们再来写个cadence genus版本的综合脚本。为了...
反相器，是数字集成电路最基本的电路之一。由一个pmos和一个nmos组成，输入信号IN接到pmos和nmos的栅极，输出信号OUT由漏极引出，如下图。
本文介绍了cocotb的安装、python tb文件的写法、用xrun仿真cocotb的脚本等，我们来看看体验如何。
我们在做MCU芯片的时候，经常遇到PAD复用。有一种情况比较特殊：一个PAD在一个场景下用作时钟输入，另一个场景下用作数据的输入。
逻辑综合其实可以很简单，下面以github上一个riscv core cv32e40p的代码（https://github.com/openhwgroup/cv...
Makefile可以根据指定的依赖规则和文件是否有修改来执行命令。常用来编译软件源代码，只需要重新编译修改过的文件，使得编译速度大大加快。
暂未填写公司和职称
暂未填写学校和专业
