1回答
出于某种原因，我只能远程控制包含FPGA的服务器(Intel Arria 10 GX FPGA)。但是当我使用Intel OpenCL中的命令来查找驱动程序时，我无法找到可以使用的FPGA设备。命令如下：aocl diagnose输出结果：
后来，我使用hardinfo检查FPGA是否包括在内，但不幸的是，没有有用的信息。
唯一与FPGA相关的是，我在我的服务器下找到了两个关于fpga的文件(Ubuntu16.04)。由于我是第一次使用FPGA，我不知道这个文件代表什么。
此外，由于网络问题，我还无法安装OPAE进行测试。我想问一下，是否有一种简单的方法来验证FPGA是否成功地插入到服务器中。
浏览 14提问于2021-12-07得票数 1
回答已采纳
我正在使用NI Labview FPGA在FPGA上编译和综合一个设计，并遇到了以下错误：
LabVIEW FPGA: The compilation failed due to a Xilinx error.
Details:
ERROR:Portability:3 - This Xilinx application has run out of memory or has encountered a memory conflict. Current memory usage is 4025524 kb. You can try increasing your system'
浏览 0提问于2017-01-17得票数 1
回答已采纳
我有一台Windows PC，它在端口9000上运行TCP服务器。我也有一个FPGA，它是直接连接到PC通过一个10G端口。FPGA可以发送以太网帧来建立和维护与服务器的TCP连接，就是这样。也就是说，FPGA可以发送初始SYN，响应SYN-ACK等。
但是，我怀疑服务器需要握手才能确认初始的FPGA SYN。在FPGA能够与TCP服务器建立TCP连接之前，所需的最小握手量是多少？
浏览 0提问于2013-05-16得票数 0
回答已采纳
3回答
1、 新建私有网络，这是一个什么东西，买个广东的云服务器，还需要建一大堆的东西，
2、还有进你们的平台把人大脑都给整晕，我做了6年的服务器，想买个东西觉的好难要找半天，还有一大堆的东西，真不知到是干嘛的，我还是一个专业做了几年的互联网的，我不知道新手怎么操作
3 我们要的不在呼就是几个东西 1 域名 2 空间 3建站 4服务器 就是这4个，其它的那些，谁看的懂
计算
云服务器
GPU云服务器
FPGA云服务器
专用宿主机
黑石物理服务器
云硬盘
容器服务
弹性伸缩
私有网络
无服务器云函数
批量计算
存储
对象存储
文件存储
归档存储
存储网关
私有云存储
云硬盘
云数据迁移
浏览 751提问于2018-02-10
1回答
labview中FPGA的编译
、、、、
我对FPGA编译有问题。我用的是单板里约9602。
我安装了：
Windows 7操作系统
LabVIEW 2015 sp1 (32位)
LabVIEW 2015 sp1 FPGA模块，
LabVIEW 2015 sp1实时模块
NI CompactRIO 16.0- NI CompactRIO设备驱动程序2016年8月
LabVIEW 2015 SP1模块Xilinx Tools 10.1 (ISE10.1)
我在NI MAX中配置了sbRIO，然后创建了一个项目。一切看起来都很好，但是当我试图用本地编译服务器编译FPGA vi时，我看到了这样的消息：
，，L
浏览 2提问于2017-03-19得票数 0
我们已经为一个带有Ubuntu18.04HWE内核的目标创建了我们自己的fpga驱动程序，使用安全引导支持的运行。这个驱动程序被签名并放入一个Debian包中，比如fpga- driver -5.3.0-42-Generic1.1_amd64.deb，然后我们将这个驱动程序上传到我们的自定义Ubuntu包服务器。在我们的目标上，我们在/etc/apt/ server e.list.d/文件夹中有一个指向包服务器的链接，我们可以用
sudo apt install fpga-driver-5.3.0-42-generic
如果我们将我们的驱动程序升级到fpga- driver -5.3.0-42
浏览 4提问于2020-05-06得票数 1
回答已采纳
2回答
我知道有些FPGA板可能有以太网端口。但是，如何将FPGA板连接到互联网以接收和解码TCP/UDP数据包？基本上，我希望通过TCP或UDP从服务器接收一些数据，并在电路板上进行处理。
浏览 0提问于2011-04-05得票数 0
我正在使用Make启动多个verilog编译器的构建。我只使用Make来利用-j标志。我的档案看上去像这样
allfpga: fpga0 fpga1 fpga2 fpga3 fpga4 fpga5 fpga6
fpga0:
cd fpgas/$(@)/build && $(MAKE)
fpga1:
cd fpgas/$(@)/build && $(MAKE)
fpga2:
cd fpgas/$(@)/build && $(MAKE)
fpga3:
cd fpgas/$(@)/build && $(
浏览 4提问于2017-11-17得票数 0
回答已采纳
1回答
Bash循环并行化和迭代
、、、
目标如下:我总共有40个FPGA。10个FPGA连接到一个程序员，也就是说，我有4个程序员来闪存所有40个FPGA。FPGA只能在每个程序员上连续编程。
现在我需要一个循环来编程所有的40个FPGA。为了加快/加速这个过程，我想并行地编程4个程序员的FPGA，即4个并行的闪存脚本。在执行每个程序员的下一个闪烁过程之前，必须完成闪烁过程。为了简单起见，让我们假设FPGAs的编号是01到40。
programmer1: FPGA01，.，FPGA10
programmer2: FPGA11，.，FPGA20
programmer3: FPGA21，.，FPGA30
programm
浏览 0提问于2019-02-14得票数 1
回答已采纳
1回答
自定义类指针的排序向量
、、、
我有vector<FPGA*> current_generation_，我想使用sort_members函数按FPGA成员fitness_进行排序。适用的守则如下：
bool sort_members (FPGA* fpga_first, FPGA* fpga_second) {
return (fpga_first->fitness() < fpga_second->fitness());
};
fpga.hpp
#include <vector>
class FPGA {
public:
explicit FPGA
浏览 2提问于2015-06-22得票数 0
回答已采纳
1回答
谁能告诉我在makefile中for loop和foreach的区别？例如：
for fpga in $($(NE_NAME)_$(IS_DWDM)_FPGA); do\
$(foreach fpga, $($(NE_NAME)_$(DWDM_SUFFIX)_FPGA),ln -s $($(fpga)) $(PKG)/$(fpga);)
浏览 1提问于2011-06-20得票数 0
1回答
我正在尝试设置Terasic Ubuntu16.0桌面SD卡上的覆盖设备树编程的DE1-SoC Cyclone V Terasic的现场可编程门阵列的MSEL到00000我已经使用设备树源socfpga_cyclone5_socdk.dts，socfpga_cyclone5_ghrd.dtsi，socfpga_cyclone5.dtsi，socfpga.dtsi从存储库:内核arm树静态或基本设备树soc_system.dtb位于SD卡的启动分区没有问题。在/proc/ device-tree /soc/上启动后，我可以看到设备树。在socfpga_cyclone5_ghrd.dtsi文件中
浏览 64提问于2020-11-09得票数 1
2回答
在使用以太网在spartan 6上创建一个简单的microblaze之后，使用EDK创建Microbalze会在同一目录的data文件夹中创建一个ucf文件，并且ddr3 IPS I打开了UCF文件：
# Spartan-6 SP605 Evaluation Platform
Net fpga_0_DIP_Switches_4Bit_GPIO_IO_pin<0> LOC=C18 | IOSTANDARD=LVCMOS25;
Net fpga_0_DIP_Switches_4Bit_GPIO_IO_pin<1> LOC=Y6 | IOSTANDARD=LVCMO
浏览 2提问于2013-06-10得票数 0
在Yosys中，我收到了一个警告，说字面宽度为8位，有人能详细说明一下吗?因为我刚接触yosys，而且我找不到任何资源来理解这个警告的原因。
以下是来自yosys的警告：
警告:文本的宽度为8位，但值需要16位。(../FPGA_memory/ROM_FPGA.v:1)
警告:文本的宽度为8位，但值需要12位。(../FPGA_memory/ROM_FPGA.v:1)
警告:文本的宽度为8位，但值需要12位。(../FPGA_memory/ROM_FPGA.v:1)
警告:文本的宽度为8位，但值需要20位。(../FPGA_memory/ROM_FPGA.v:1)
警告:文本的宽度为8位，但值
浏览 7提问于2020-10-04得票数 0
2回答
我试图用iCE40单片机编写一个stm32F4超级FPGA程序，并试图弄清楚如何将配置文件加载到微控制器上，以便通过SPI将配置文件发送给FPGA进行编程。应用程序说明说，这是可以做到的，并有一些伪代码，但它似乎是用于计算机，而不是微控制器。微型和FPGA都在我设计的PCB上，它们之间有一个SPI通道。这将在编程之后使用，只用于两者之间的通信。
配置文件是一个.bin文件或.hex文件，我不知道如何将其中一个文件加载到stm32并将其发送到stm32。我试图这样做，因为我希望不需要购买一个编程电缆，并包括闪存在我的PCB存储程序，因为我已经需要SPI通信之间的微型和FPGA之间的应用，我希望使
浏览 4提问于2019-09-10得票数 1
回答已采纳
我们在服务器上安装了vivado。但我想使用vivado(在服务器上)在FPGA上编程一个位文件，它位于我的PC本地。我不知道该怎么做。谢谢
浏览 17提问于2017-12-19得票数 1
2回答
cp命令在Make文件中出现错误
、、、、
嗨，当执行下面的make file代码时，我收到一个错误，
Signing File 3E0022__.FPG
cp: missing destination file ******Error during cp command
Try `cp --help' for more information.****
这是我的脚本：
for fpga in $(LIST_A); do\
link=1;\
for disFpga in $(LIST_B); do\
if [ "$$fp
浏览 0提问于2011-06-21得票数 0
1回答
我正在做FPGA项目，现在只有一个问题。
当更新FPGA板上的位流时，会自动复位FPGA内部的所有触发器吗？使用Vivado设计FPGA时，有一个重置外部端口，用户必须切换该端口才能重置FPGA。
如果一个初始的FPGA编程过程自动复位所有触发器，为什么我们还需要一个外部复位端口？
浏览 48提问于2018-08-13得票数 1
2回答
我的问题很简单，因为我在我的Xilinx sp605板上有一个200 My的时钟，由于我的设计只能在100 my上运行，所以我希望输入时钟是100 my，所以为了实现这一点:我是只需要在UCF文件中写入时钟值，就这样，还是我必须创建一个需要200 my的VHDL组件，并使其成为100 my？
下面是mu ucf文件：
# Spartan-6 SP605 Evaluation Platform
Net fpga_0_RS232_Uart_1_RX_pin LOC = H17 |IOSTANDARD=LVCMOS25;
Net fpga_0_RS232_Uart_1_TX_pin LOC =
浏览 0提问于2013-06-10得票数 1
1回答
Matlab和FTDI
、、、、
我正在尝试使用Matlab在FPGA中发送/检索数据。我使用虚拟com端口连接了FPGA。现在如何将数据从Matlab发送到FPGA或读取FPGA的数据？
FPGA上也有FTDI 2232H。我在FPGA的I/O ports上连接了外部发光二极管和开关。
我是这个领域的新手，所以我想要一些指导来开始与MAtlab和FPGA的交流：
我尝试了以下代码：
s1= serial('COM9')
fopen(s1)
。这是正确的沟通方式吗？请指点一下。谢谢
浏览 5提问于2013-07-06得票数 0
回答已采纳
好的，我添加了我的microblaze，从XPS生成了一个topvhdl文件，添加了ucf文件，在我的microblaze中，我有4个GPIO，但我没有把它们的任何引脚放在.ucf文件中，虽然它们在topvhdl中作为inout存在，但我能够编译项目并生成一个比特流。现在，我注释掉了顶级vhdl中的所有GPIO引脚，并将我的microblaze系统GPIO与内部信号连接起来，如图所示，这也没有任何问题，我可以生成比特流。现在引起这个问题的是，当我将7个LED端口添加到我的顶级vhdl文件的外部引脚(这与我的GPIO无关)时，它开始告诉我GPIO引脚上的错误！代码如下：
------------
浏览 12提问于2013-04-03得票数 1
2回答
所以这个学期我自己学习了所有关于FPGA的知识。为了测试我的技能，我选择了一个项目，使用古老的AES的FPGA实现对文件进行加密和解密。现在，使用Verilog实现AES已经被做了无数次，我在上使用了代码作为参考。我希望做的是使用Verilog文件处理函数读取一个小文件，将其作为输入到FPGA上的加密块，并将加密文件保存回计算机。我知道这可以在测试平台上完成(虽然我没有尝试过，但我相信它可以完成)。但是，当我在FPGA板上实现代码时，如何做同样的事情呢？有没有办法选择要加密/解密的文件，并将其传递到板子上？这有可能吗？如果我是新手，很抱歉，这是我第一次进入FPGA的世界。提前感谢大家！
浏览 0提问于2013-03-08得票数 2
我最近购买了带有DDR SDRAM的FPGA Mimas V2 Spartan6FPGA开发板。
我正在使用xilinx ise 14.7，verilog代码，当使用工具conmimasv2_configuration_tool_windows.exe在fpga中加载由xilinx生成的二进制文件时，fpga停止响应，有什么方法可以重置闪存吗？
windows可识别fpga使用的端口，但不允许其与通信。
https://numato.com/product/mimas-v2-spartan-6-fpga-development-board-with-ddr-sdram#
https://pro
浏览 1提问于2017-12-28得票数 1
1回答
我有一个FPGA，我很好奇我能用什么密码应用程序。我只是一个业余/安全研究人员，而不是一个专业的密码专家。
既然我正在创建自己的课程，对于FPGA设备，我应该有什么密码目标？(请注意，我不是在寻求FPGA编程建议，这本身就是一个目标)
我也很想知道什么东西不能用FPGA.换句话说，哪些算法适合或不适合FPGA？
浏览 0提问于2012-11-26得票数 3
回答已采纳
2回答
在linux环境下，我需要通过PCI将视频数据传输到FPGA设备。我在FPGA上使用第三方PCI主核。到目前为止，我已经在FPGA上实现了一个简单的DMA控制器，使用连续的PCI写突发将数据从FPGA传输到CPU。
接下来，我需要将视频数据从CPU传输到FPGA。做这件事最好的方法是什么？
我应该在FPGA上实现一个模块，它在PCI上执行大量的突发读取。或者有一种方法可以让CPU使用PCI写突发有效地将数据写入FPGA的内存？
我的带宽要求是30 MB/s左右的两个方向。
谢谢。
浏览 4提问于2011-06-09得票数 0
回答已采纳
我的问题是这些术语之间的区别和关系：
LUTs
逻辑单元
逻辑元素(LE)
系统门
我知道很大程度上取决于FPGA生产者，但例如一个FPGA厂商认为它的一个产品状态是这样的: FPGA与100.000系统盖茨相当。到1.5千勒。
如何将此语句与使用LUTs和逻辑单元的等效FPGA供应商联系起来？
我问这个问题是因为我想把一些项目从一个FPGA转移到一个告诉我系统的盖茨号和LE的项目到一个告诉我它是LUTs号的FPGA。
浏览 6提问于2015-04-20得票数 13
回答已采纳
我有一个X310，它需要一个比我所拥有的更早的FPGA版本。进入Ettus图像页，我无法确定哪一个可以将我恢复到FPGA 35。我有: FW 6 FPGA 36和需要: FW？FPGA 35
有我不见的解码环吗？谢谢
浏览 16提问于2022-07-21得票数 0
1回答
我正在做一个使用FPGA和Arduino的项目，其中我必须显示我的fpga设备关闭了多长时间。我使用的是BASYS3 FPGA板。一旦我关闭了我的FPGA，程序就会被擦除。
浏览 14提问于2018-02-01得票数 1
1回答
是否有任何方法通过CMake检测是否有一个FPGA加速器可用？
我想做这样的事
if (FPGA_AVAILABLE or FPGA_EMULATOR_ON)
# set stuff here
add_subdirectory(fpga_src)
endif()
有办法这样做吗？我看过英特尔的OneAPI例子，但据我所知，它们并不是这样的，它们假设它们运行在正确的平台上。
浏览 2提问于2022-04-30得票数 0
1回答
我是FPGA设计工程师，我正在考虑学习更多关于Ethereum的知识以实现FPGA，但我在许多网站上读到Ethereum是抗ASIC的，但我找不到任何技术解释。
为什么不能创建连接到池的FPGA/ASIC实现？
谁能带来技术细节，为什么不可能创建一个Ethereum /FPGA矿工？
提前感谢！
浏览 0提问于2017-09-05得票数 4
2回答
我想在一个电路板上编程一个FPGA，它有一个插座(zif等或任何适用的)用于所说的FPGA，它可以从那里移除并重新连接，而无需焊接。我想知道哪里可以找到适合用这种方式对FPGA编程的电路板？
一旦FPGA被编程，它们将通过焊料连接到另一个不同的PCB上。
我希望以类似的方式对FPGA编程，就像对EPROM编程一样。
如果可能的话，我希望使用VHDL。
浏览 1提问于2012-04-23得票数 1
回答已采纳
FPGA在工业上得到了广泛的应用，通过在FPGA上实现程序而不是软件来获得更好的性能。
这些公司如何有效地将FPGA集成到他们的系统中？
我对FPGA的经验非常有限，只有通过将它们与USB和串口连接起来才能使用它们，我想这并不是从FPGA实现中获得最大好处的最佳方法。
那么，这些公司是做什么的呢?比如，他们是使用一些特殊的FPGA，可以插入到计算机系统中的PCI插槽中，还是可以用集成的FPGA购买一些可以被程序员轻松覆盖的特殊的SoC？
我在高级语言编程方面的经验非常丰富，离硬件很远，所以我很抱歉，如果这个问题听起来很愚蠢，-I只是对底层没有太多的知识和经验:)。但我曾经有一个课程，我们使用F
浏览 8提问于2014-01-04得票数 8
回答已采纳
我对FPGA有点陌生，我需要为Xilinx U280 FPGA编写一些代码。我想知道是否有办法使软件仿真没有FPGA在CPU上？
浏览 6提问于2022-07-06得票数 0
3回答
FPGA逻辑单元
、、、、
我有一个关于FPGA技术的小报告。我的问题是:如果您的FPGA有85k逻辑单元，这是否意味着它可以同时运行85k操作？
我想要实现的是用一些关于FPGA技术或事实的疯狂说明的事实来震撼观众。现在很少听FPGA的人，所以我想给他们留下深刻的印象。
浏览 6提问于2015-05-28得票数 0
回答已采纳
2回答
我正在研究一个通过pcie连接的fpga控制器。调试硬件的唯一方法是使用chipscope。所以我通过我的驱动程序执行命令，并检查来自fpga的信号。
问题是，每当我想要检查信号以调试项目时，构建项目并将其加载到fpga中需要花费大量时间。
有没有更简单的方法来调试连接到pcie的fpga？
有没有一种方法可以模拟所有的pcie信号，而不需要运行fpga？
浏览 6提问于2014-07-03得票数 1
1回答
我用的是Altera DE0 nano SoC FPGA。我想知道如何从HPS向FPGA发送一个浮点数。
让一个float ex_hps = 6000.9282;通过Avalon内存映射接口发送。如果Avalon_write_data address有32位数据长度(可以从Qsys设置)，那么在FPGA端，这个数字存储在32位std_logic_vector中，对吗？
此std_logic_vector是否包含具有原始值的定点类型(13 downto -14)的浮点数？或者如何用VHDL语言把这个数放回FPGA端的一个定点数ex_fpga(13 downto -14)？
浏览 15提问于2017-07-28得票数 0
回答已采纳
我使用MIDL协议(RPC)，并试图通过引用分配的无符号字符内存传递指针。但是，只有数组的第一个属性填充了正确的值。
MIDL代码：
// File FPGA_RPC_MIDL.idl
[
// A unique identifier that distinguishes this interface from other interfaces.
uuid(00000001-EAF3-4A7A-A0F2-BCE4C30DA77E),
// This is version 1.0 of this interface.
version(1.0)
]
interface FPGA_
浏览 2提问于2014-05-31得票数 0
回答已采纳
我希望有一个正则表达式，只有在前面的行都以关键字'PASS‘开头时，它才能与CLPM_FPGA_xx ID匹配
如果前面的任何一行以单词“FAIL”开头，则不应提取CLPM_FPGA_xx ID
我认为这比较容易，但由于前面的行数是可变的，失败行可能是第一、最后或中间的，所以我一直在挣扎
如有任何建议请见谅。
==示例数据========
通过:锁相环锁定信号在复位状态为0。
通过:锁相环锁定信号状态为1。
传球:锁相环锁定在预期时间内: 5000000 ps。
需求验证: CLPM_FPGA_31
关卡:系统时钟高峰周期为8000 ps。
失败:系统时钟低周期是8000 ps。
关卡
浏览 8提问于2022-04-06得票数 -1
2回答
我必须通过以太网连接使用bootloader对FPGA进行编程。我的问题是，在对FPGA的闪存进行编程时，我是否需要删除FPGA的输入。 关于乌兹米德
浏览 40提问于2021-01-22得票数 0
1回答
我想在下面的LLVM中编写一个LLVM来修改"fpga.scalar.interface“： define void @_Z6ssFunciiPi(i32 "fpga.scalar.interface"="ap_hs" %arg_in0, i32 "fpga.scalar.interface"="ap_hs" %arg_in1, i32* "fpga.scalar.interface"="ap_hs" %arg_out0) #0 !dbg !7 { 我不确定"fpga.scalar
浏览 16提问于2021-03-23得票数 0
回答已采纳
当我试图在ARM上运行一些交叉编译的代码时，我得到了一个“总线错误”，我跟踪它的原因是：
int * arr;
arr = (int *)malloc(BUF*sizeof(int));
memcpy(arr,&cha_signal[trig_ptr],BUF*sizeof(int));
trig_ptr是指向信号开始位置的整数；BUF是缓冲区的大小(~16000)。
没有意义的是，如果我手动遍历cha_signal，使用
for(i=0; i < BUF; i++) { //do stuff }
我可以很好地访问它的所有元素！由于某种原因
浏览 3提问于2014-05-08得票数 1
1回答
先生,
我用verilog代码设计了内存，它有76位宽，10位长(76列，10行)。我想把这段代码转储到spartan 3 FPGA板中。那么，这个存储器将放在FPGA中的哪里呢？通用寄存器或块ROM存储器的FPGA？是否有必要为这么大的存储器编写代码来启用FPGA的块存储器？
浏览 4提问于2017-03-25得票数 0
回答已采纳
如果文本块中存在CLPM_FPGA_**id ** FAIL状态，则需要编写一个正则表达式，该表达式将捕获子字符串中的。解决方案应该有regex pattern only (不允许拆分和其他python方法)。
import re
string = """PASS: PLL Lock signal state at reset is 0.
PASS: PLL Lock signal state is 1.
PASS: PLL Locked within expected time: 5000000 ps.
Requirements verified: CLPM_FPG
浏览 12提问于2022-04-07得票数 0
回答已采纳
我正在尝试编写一个内核模块来处理PCIe设备的微星中断。我目前已经为我的驱动程序写了一个简单的框架大纲，每当我试图调用'pci_disable_msi(dev)‘时，我得到一个unable to handle kernel NULL指针取消引用错误。我完全按照/Documentation/PCI/MSI-HOWTO.txt中的描述进行操作，在我看来，我不应该得到这个错误。这是错误还是我的设置不正确？从最后出现的输出判断，我非常确定当我调用fpga_remove()时，它正在发生在pci_disable_msi()中。(很明显，这是在我删除模块时发生的)
static struct pc
浏览 2提问于2014-06-19得票数 0
关于FPGA，我有两个问题。
我想知道如果我用流水线创建一个完整的CPU，FPGA芯片的大小会有多大。
任何描述我如何计算芯片大小的计算方法或纸张？
如果我在编译后将相当合理的功能(或模块)上传到FPGA，那么在FPGA上编写逻辑实际上需要多长时间？也就是说，不包括编译时间，只包括上传时间。
浏览 12提问于2015-02-11得票数 0
回答已采纳
1回答
我想请教您以下几点:我需要为omap3编写驱动程序，以便通过fpga (通过gpmc接口)访问外部dsp。dsp需要将文件加载到dsp上，并从dsp中读取/写缓冲区。内核中已经有FPGA驱动程序。内核是2.6.32。因此，我想到了以下几种选择：
在内核中编写dsp驱动程序，使用现有的fpga驱动程序。
编写一个与fpga内核驱动程序接口的用户空间驱动程序。
使用UIO编写用户空间驱动程序，这将不使用内核fpga驱动程序，而是完成对fpga的访问，作为用户空间的一部分单独完成dsp驱动。
你认为什么是更好的选择？内核驱动程序相对于用户sace的优势是什么，反之亦然？
谢谢，Ran
浏览 4提问于2014-07-20得票数 2
1回答
我有一个Labview interop assembly，它希望string[* ]、int[* ]和customType[*]用于各种结构和方法。
例如，这是元数据中结构的声明：
public struct AppImage__32Properties
{
...
public FPGA__32Properties[] fPGA__32Properties;
...}
fPGA__32Properties是一个结构数组。
现在，我想给它分配一个相同类型的空数组(它的实例没有初始化)，然后继续填充它的字段。
AppInfoDummy[0].appImage__32Properti
浏览 2提问于2017-02-09得票数 0
2回答
有公开可用的FPGA模型吗？性能模型或功能模型或类似的东西。基本上，我正在寻找一些我可以使用的东西(如在中，更改其参数，如其中的逻辑块的数量或内存的大小等)。查看生成的FPGA将如何运行(例如，给定的HDL设计是否适合具有新参数的FPGA，或者新参数对FPGA的使用有什么影响)。
浏览 31提问于2019-04-16得票数 0
回答已采纳
1回答
如代码所示，
s = serial('COM3','BaudRate',115200, 'Parity', 'odd','DataBits',8,'StopBits',1);
fopen(s);
在Matlab的串口通信中增加了奇偶校验功能。我创建了串行端口来将数据发送到FPGA板。在FPGA板上，编写代码对8位数据进行异或运算，并对奇偶校验位进行校验。问题是，如果存在奇偶校验错误，FPGA板如何请求串口重传数据？FPGA有什么必要的设置吗？
浏览 4提问于2016-06-18得票数 0
云服务器
ICP备案
实时音视频
对象存储
即时通信 IM
腾讯云开发者
