2回答
我正在集思广益，想用FPGA来创建一个国际象棋引擎。你应该做什么和不应该做什么？
首先，你可以很容易地将引擎分成两个部分，移动生成器和板级评估器，在fpga中做这两个部分有什么好处，或者在cpu和FPGA中做这两个有什么好处。
我假设编程FPGA需要更多的努力，因为它不是那么明显的优化，你总是可以找到更好的和更快的方法，只要你花时间。(我可能会这样想，因为我是FPGA编程的新手)
另一件事是成本，一个FPGA要花多少钱才能战胜1000美元的CPU？我知道这几乎不可能回答，但我想知道500美元是不是一个好的估计？
你认为这种FPGA方法会产生更好的结果，还是我应该把我的工作放在标准的cpu国际象
浏览 0提问于2012-09-22得票数 2
回答已采纳
1回答
我有一个FPGA，我很好奇我能用什么密码应用程序。我只是一个业余/安全研究人员，而不是一个专业的密码专家。
既然我正在创建自己的课程，对于FPGA设备，我应该有什么密码目标？(请注意，我不是在寻求FPGA编程建议，这本身就是一个目标)
我也很想知道什么东西不能用FPGA.换句话说，哪些算法适合或不适合FPGA？
浏览 0提问于2012-11-26得票数 3
回答已采纳
3回答
我是fpga编程的新手，我想知道如何让我的fpga设计具有可分布性。这是我脑海中的场景。我有一个计算机网络，每个计算机都部署了一个基于fpga的外围设备。我想定期更新外围设备上的fpga设计。我如何才能在不花大价钱购买软件许可证的情况下实现这一目标？
我有一个fpga的小型开发工具包，它附带了一个加载示例设计文件的可执行文件(它是Altera fpga FYI)。有人知道我是如何创建这样一个可执行文件的吗？
一些细节:我的fpgas是Xilinx Spartan 6Es。我正在使用Xilinx ISE进行fpga开发。主机运行的是debian linux。
谢谢你所有的建议！
浏览 4提问于2014-11-27得票数 1
1回答
FPGA适合于加速可以流水线化的算法，或者网络加速(在线处理)。
为什么FPGA适合密码学/安全应用？比如AES，SHA..。那么，这些工作负载的哪些特性足以满足FPGA呢？
浏览 0提问于2016-08-26得票数 0
回答已采纳
我想把计算机视觉应用于一辆自动驾驶的汽车上，通过在现场探测光源(LED)来定位自己。我有一个Altera FPGA和一个Raspberry PI。这两个都将与相机连接。通过对FPGA的研究，我了解到，如果对硬件进行正确有效的编程，它比微控制器速度更快、功耗更低。这可能是个问题，因为我对电气工程知之甚少，而且实际上是一名软件工程师。我的问题是，使用FPGA是否明智，或者仅仅使用Raspberry PI来检测光源，以及FPGA的使用是否真的提供了一个“更好的系统”。
浏览 2提问于2016-02-15得票数 0
1回答
我正在使用python向FPGA板发送UDP数据包，这是Python的新手。我正在使用wireshark监控正在发送的数据包，并且我知道FPGA正在正确地接收所有数据包。问题在于发送的是什么数据包。计算机在连接时无法识别FPGA是什么，因此它将其保留为一个未识别的网络，并为其分配IP地址(169.254.233.200)。我正在使用这段代码尝试发送一个UDP数据包，它只是简单地写着“测试”到FPGA (很抱歉，格式很糟糕)。
import sys
import socket
def main():
UDP_IP="169.254.233.201"
UDP_
浏览 0提问于2013-06-25得票数 0
1回答
Matlab和FTDI
、、、、
我正在尝试使用Matlab在FPGA中发送/检索数据。我使用虚拟com端口连接了FPGA。现在如何将数据从Matlab发送到FPGA或读取FPGA的数据？
FPGA上也有FTDI 2232H。我在FPGA的I/O ports上连接了外部发光二极管和开关。
我是这个领域的新手，所以我想要一些指导来开始与MAtlab和FPGA的交流：
我尝试了以下代码：
s1= serial('COM9')
fopen(s1)
。这是正确的沟通方式吗？请指点一下。谢谢
浏览 5提问于2013-07-06得票数 0
回答已采纳
我的问题是这些术语之间的区别和关系：
LUTs
逻辑单元
逻辑元素(LE)
系统门
我知道很大程度上取决于FPGA生产者，但例如一个FPGA厂商认为它的一个产品状态是这样的: FPGA与100.000系统盖茨相当。到1.5千勒。
如何将此语句与使用LUTs和逻辑单元的等效FPGA供应商联系起来？
我问这个问题是因为我想把一些项目从一个FPGA转移到一个告诉我系统的盖茨号和LE的项目到一个告诉我它是LUTs号的FPGA。
浏览 6提问于2015-04-20得票数 13
回答已采纳
1回答
如何求出模拟波形的相位和幅值？我正在从一个传感器接收一个模拟信号，通过使用该模拟波形，我想找出基频和二次谐波的DFT (相位，振幅)。通过应用于FPGA的ADC对模拟信号进行转换。在FPGA中，我希望使用IP 4.0内核，但DFT内核输出仅为虚数和实数。如何确定基波和谐波的相位和振幅？
浏览 0提问于2016-11-17得票数 0
我对学习FPGA开发非常感兴趣。我在这里找到了一堆“FPGA入门”的问题，还有互联网上的其他教程和资源。但我主要感兴趣的是使用FPGA作为加速器，我不知道哪些设备可以提供比台式机CPU更快的速度(比如最近的i7)。
目前我特别感兴趣的是细胞自动机(以及其他并行环境，如神经网络和基于代理的建模)。我想用3d或更高维度的元胞自动机来做实验。我的问题是-低成本的100-200美元的初学者工具包是否会提供一些有潜力的东西，使其在桌面CPU上有显着的速度？或者我需要花更多的钱去买一个更高端的型号的FPGA？
浏览 1提问于2013-06-10得票数 4
我正在尝试修改一个tcl脚本，该脚本使用xilinx的xsct工具将位文件推送到fpgas上。看上去是这样的：
connect hw_server TCP:127.0.0.1:3122
targets -set -filter {jtag_cable_name =~ "Digilent JTAG-HS2 21xxx" && name =~ "xc7*"}
fpga [lindex $argv 0]
after 100
targets -set -filter {jtag_cable_name =~ "Digilent JTAG-HS2 2
浏览 0提问于2018-05-10得票数 0
回答已采纳
2回答
在理解FPGA对并行处理的好处方面，我遇到了一些问题。每个人都认为它是平行的，但在我看来，它并不是一成不变的平行。让我们看看这个例子：
我的数据信号出现在某个引脚上，每时钟周期1位。FPGA将接收这些数据，并且由于它已经在集成电路中得到数据，所以它可以立即开始处理。但这叫做串行处理，而不是并行处理。如果FPGA等待数据积累，然后并行处理，则可以说FPGA处理是完全并行的，但是等待大量数据到达有什么好处呢?如果我们等待8位数据，我们就会损失7个周期。那么，FPGA并行化的好处是什么？我搞不懂。
如果数据是并行的，就像您使用旧的DB-25并行口连接器时一样，它将是并行的。但是，由于并行口不能支持高
浏览 9提问于2016-02-10得票数 2
回答已采纳
我想向fpga发送包含microblaze的UDP数据包。但是我有一个关于ip地址的问题。fpga的ip地址在哪里？
浏览 1提问于2013-04-02得票数 0
2回答
我正在尝试学习一些关于FPGA卡的知识，而且我对这个主题非常陌生。我更多的是一个软件开发人员，没有真正的经验编程FPGA设备。
我目前正在用C语言在linux操作系统上构建一个项目。我想知道如何在FPGA设备上实现这样的代码。为此，我有几个问题要问。
首先，我是否必须将我的代码转换成VHDL，还是可以使用C？另外，如何在FPGA卡上安装操作系统，以及是否有设备已经安装了操作系统？
对于新手的问题很抱歉，任何帮助都将不胜感激！
浏览 1提问于2014-03-20得票数 2
回答已采纳
为什么当我使用Xilinx Vivado的SDK对FPGA端口进行编程时，/dev/ttyUSB0就消失了？我的FPGA程序按预期运行，但我仍在尝试连接到串行端口，以便可以读取输出。
浏览 17提问于2018-02-13得票数 0
回答已采纳
我想做一个关于图像处理的项目。我想知道如果我想在FPGA上实现这个项目，我应该在第一阶段选择哪个工具Matlab或OPEN CV？是否有可能将代码从Open CV直接转换到FPGA，就像代码生成器可以直接从Matlab转换到FPGA一样？
浏览 4提问于2013-07-25得票数 8
我正在使用NI Labview FPGA在FPGA上编译和综合一个设计，并遇到了以下错误：
LabVIEW FPGA: The compilation failed due to a Xilinx error.
Details:
ERROR:Portability:3 - This Xilinx application has run out of memory or has encountered a memory conflict. Current memory usage is 4025524 kb. You can try increasing your system'
浏览 0提问于2017-01-17得票数 1
回答已采纳
我现在没有在实践FPGA的实现，所以如果我的问题是天真的，请接受我的应用。我正在为一种基于FPGA的数值算法的实现做可行性研究.我希望有许多“浮点加法器和乘法器”单元和一个光接口来编排它们来执行矩阵矢量积。现在，考虑到在()中实现的浮点单元，我的问题是，我可以在最近生产的FPGA上编写多少个浮点单元？我记得几年前，他们中的几个已经足够填补一个老斯巴达FPGA。
浏览 4提问于2014-08-22得票数 1
回答已采纳
1回答
整数FM解调
、、
有哪些软件(或FPGA)技术适用于FM解调？我一直在MATLAB中进行实验，试图得到一个正确的算法，但我一直基于一个模拟参考材料，但结果有限。我可以分辨出音频，但有一些可怕的失真，我不能用过滤来修复。最终，我希望能够在FPGA上使用整数实现，但我需要首先获得基本的解调工作。
快速傅立叶变换显示频谱已经向下移动，以DC为中心，但听起来就是不对。
浏览 3提问于2009-07-29得票数 0
3回答
是否有特殊的硬件或软件来编写FPGA程序？
它能用更高层次的语言完成吗？
在FPGA上运行应用程序是否“锁定”到该执行路径？
浏览 0提问于2013-09-15得票数 3
回答已采纳
FPGA在工业上得到了广泛的应用，通过在FPGA上实现程序而不是软件来获得更好的性能。
这些公司如何有效地将FPGA集成到他们的系统中？
我对FPGA的经验非常有限，只有通过将它们与USB和串口连接起来才能使用它们，我想这并不是从FPGA实现中获得最大好处的最佳方法。
那么，这些公司是做什么的呢?比如，他们是使用一些特殊的FPGA，可以插入到计算机系统中的PCI插槽中，还是可以用集成的FPGA购买一些可以被程序员轻松覆盖的特殊的SoC？
我在高级语言编程方面的经验非常丰富，离硬件很远，所以我很抱歉，如果这个问题听起来很愚蠢，-I只是对底层没有太多的知识和经验:)。但我曾经有一个课程，我们使用F
浏览 8提问于2014-01-04得票数 8
回答已采纳
1回答
我正在进行FPGA的多重引导，我正在发送一系列命令，中间我需要从PROM内存中加载数据。我指定了加载数据的地址。所以我的问题是，从内存加载位文件到FPGA fabric需要多少个时钟周期?？
：这是链接，如果你需要更多信息的话。
谢谢
浏览 3提问于2014-12-24得票数 1
1回答
labview中FPGA的编译
、、、、
我对FPGA编译有问题。我用的是单板里约9602。
我安装了：
Windows 7操作系统
LabVIEW 2015 sp1 (32位)
LabVIEW 2015 sp1 FPGA模块，
LabVIEW 2015 sp1实时模块
NI CompactRIO 16.0- NI CompactRIO设备驱动程序2016年8月
LabVIEW 2015 SP1模块Xilinx Tools 10.1 (ISE10.1)
我在NI MAX中配置了sbRIO，然后创建了一个项目。一切看起来都很好，但是当我试图用本地编译服务器编译FPGA vi时，我看到了这样的消息：
，，L
浏览 2提问于2017-03-19得票数 0
3回答
我有项目要做。这就要求我使用FPGA。主题是，我需要使用VHDL在FPGA中创建一个电路，它将执行一些任务，如乘法或除法。然后，需要将PowerPC (Virtex4微控制器内置)的输入数据发送到该电路，然后使用PowerPC从该电路的输出中采集数据。我试着看了手册，但无法理解FPGA电路和单片机之间的通信。
谷歌也帮不上忙..
请让我知道，如果有一本书或更好的教程，可以帮助我在这个项目中。提前感谢您的关心。
注:我使用的是Virtex-4 ml403 FPGA板。
再次感谢。
浏览 1提问于2012-03-05得票数 3
3回答
我是一个比较新的FPGA屏幕，并希望获得经验与他们和VHDL。我不太确定与使用标准MCU相比有什么好处，但由于许多公司都在寻找它，所以我正在寻找经验。
什么将是一个好的平台，开始并获得经验，而不是太多的钱。我一直在寻找，我能找到的是200 - 300美元的板，如果不是1000块的话。人们应该在FPGA开发板上寻找什么，我听到高速外设接口，我想我真的很困惑的是，MCU开发板大约有50/100 GPIO可以去100左右，而在FPGA板上相同的功能要昂贵得多！我知道你可以对FPGA重新编程，但MCU也可以。我应该摆弄FPGA吗?市场会继续使用它们吗?还是我们只会转向MCU？
浏览 2提问于2011-12-30得票数 2
回答已采纳
2回答
为了在FPGA中实现算法，我需要存储一个非常大的常量矩阵。我计算过，我需要一个大小约为30Mbit的ROM存储器，所以FPGA的内存是不够的。我在考虑使用任何连接到FPGA的外部设备。有没有可能同时处理这么大的数据量？
谢谢!
浏览 1提问于2017-01-11得票数 0
3回答
我记得在大学的时候，我为FPGA写了一个程序，它是用一种源自C的语言编写的。我知道VHDL和verilog这样的语言。然而，我不明白的是，程序员可以选择使用哪种语言？它依赖于FPGA吗？我将使用Xilinx FPGA。
我感到困惑是因为C变体语言与C语言相似，这并不奇怪--然而我知道像VHDL这样的东西与C语言完全不同。因此，如果我有选择的话，我更愿意使用C变体语言对FPGA进行编程。Xilinx网站有一百万个文档，但它并不是很清楚。
浏览 2提问于2011-12-11得票数 2
现代FPGA的性能相对于CPU，绝对是多少(GFlops/GIops)，在FPGA上每秒10亿次整数运算的成本是多少？那么在哪些任务中使用FPGA是有益的呢？我只找到了它：
还有一篇老文章：
浏览 4提问于2012-09-01得票数 2
回答已采纳
这里我有一个谜团:我正在使用Ubuntu SCons (包版本1.2.0.d20100117-1)。我有一个目录$HOME/.scons/site_scons/，所有的文档都说它应该是默认搜索的站点目录之一。有一个模块子目录fpga。在我的项目目录中，我有一个SConstruct文件，它只包含：
import fpga
奇怪的是:当我只运行scons时，我得到了以下错误：
$ scons
scons: Reading SConscript files ...
ImportError: No module named fpga:
File "BLAh/foo/SConstruct&#
浏览 4提问于2012-01-20得票数 2
回答已采纳
我需要一些关于密码算法的信息/建议，以确保CPU执行的bios是一个经过身份验证的bios。检查必须由FPGA执行。
我有SPI，其中包含bios代码(汇编程序代码)，CPU和FPGA之间的CPU和SPI。
第一个想法是对执行CPU和flash之间数据流的HMAC身份验证的bios进行身份验证，但我发现流总是不同的，所以不可能进行身份验证( bios/CPU等待外围设备的唤醒，因此每次执行不同的操作)。
第二种思想是在CPU请求数据时，利用FPGA对整个SPI闪存和解密进行加密。实际上，我不知道FPGA是否足够快来完成这个任务，但是我肯定不能使用AES 128，因为FPGA不能那么快地获取12
浏览 0提问于2015-08-24得票数 2
回答已采纳
8回答
如果计算机科学是关于算法开发的，因此并不局限于处理器供应商的想象力，而是所有实际上可计算的领域。那么，FPGA，几乎非常适合研究细胞自动机，不应该被认为是学习计算机科学的有效平台。我觉得当前的课程很弱的一个特别感兴趣的领域是并行性以及它与编程语言的集成。我认为编译器设计可以从让学生处理FPGA的显式并行性的课程中受益。
浏览 1提问于2009-07-29得票数 4
1回答
Bash循环并行化和迭代
、、、
目标如下:我总共有40个FPGA。10个FPGA连接到一个程序员，也就是说，我有4个程序员来闪存所有40个FPGA。FPGA只能在每个程序员上连续编程。
现在我需要一个循环来编程所有的40个FPGA。为了加快/加速这个过程，我想并行地编程4个程序员的FPGA，即4个并行的闪存脚本。在执行每个程序员的下一个闪烁过程之前，必须完成闪烁过程。为了简单起见，让我们假设FPGAs的编号是01到40。
programmer1: FPGA01，.，FPGA10
programmer2: FPGA11，.，FPGA20
programmer3: FPGA21，.，FPGA30
programm
浏览 0提问于2019-02-14得票数 1
回答已采纳
我想知道在FPGA上64位CRC与同一FPGA上的两个32位CRCs (不同的多项式)相比是怎样的。两位32位CRC是否比执行单个64位CRC更复杂？要花点时间还是很快？
如何计算复杂性(或进行复杂性分析)？
如有任何帮助，将不胜感激。
浏览 2提问于2021-06-01得票数 1
回答已采纳
我正在使用Make启动多个verilog编译器的构建。我只使用Make来利用-j标志。我的档案看上去像这样
allfpga: fpga0 fpga1 fpga2 fpga3 fpga4 fpga5 fpga6
fpga0:
cd fpgas/$(@)/build && $(MAKE)
fpga1:
cd fpgas/$(@)/build && $(MAKE)
fpga2:
cd fpgas/$(@)/build && $(MAKE)
fpga3:
cd fpgas/$(@)/build && $(
浏览 4提问于2017-11-17得票数 0
回答已采纳
1回答
我是FPGA领域的新手。我试着编译一些OpenCl程序，但我注意到即使是"Hello_World“程序也要花很长时间(几个小时)。所以我想知道为什么在现场可编程门阵列上编译OpenCL内核需要很长时间(几个小时)？此外，当我们在FPGA上编译/执行OpenCl时，它是否被重新编程了？
浏览 1提问于2018-05-14得票数 0
1回答
自定义类指针的排序向量
、、、
我有vector<FPGA*> current_generation_，我想使用sort_members函数按FPGA成员fitness_进行排序。适用的守则如下：
bool sort_members (FPGA* fpga_first, FPGA* fpga_second) {
return (fpga_first->fitness() < fpga_second->fitness());
};
fpga.hpp
#include <vector>
class FPGA {
public:
explicit FPGA
浏览 2提问于2015-06-22得票数 0
回答已采纳
1回答
谁能告诉我在makefile中for loop和foreach的区别？例如：
for fpga in $($(NE_NAME)_$(IS_DWDM)_FPGA); do\
$(foreach fpga, $($(NE_NAME)_$(DWDM_SUFFIX)_FPGA),ln -s $($(fpga)) $(PKG)/$(fpga);)
浏览 1提问于2011-06-20得票数 0
2回答
我想得到一个FPGA开发板，目标是模拟一个光盘驱动器。我的问题是：
有允许用C/C++而不是VHDL编写代码的fpga吗？
如果你要推荐一个董事会，那会是哪一个？
你推荐买哪本书？
在更进一步之前，还有什么我应该知道的吗？
浏览 4提问于2011-10-23得票数 1
回答已采纳
1回答
我正在尝试设置Terasic Ubuntu16.0桌面SD卡上的覆盖设备树编程的DE1-SoC Cyclone V Terasic的现场可编程门阵列的MSEL到00000我已经使用设备树源socfpga_cyclone5_socdk.dts，socfpga_cyclone5_ghrd.dtsi，socfpga_cyclone5.dtsi，socfpga.dtsi从存储库:内核arm树静态或基本设备树soc_system.dtb位于SD卡的启动分区没有问题。在/proc/ device-tree /soc/上启动后，我可以看到设备树。在socfpga_cyclone5_ghrd.dtsi文件中
浏览 64提问于2020-11-09得票数 1
2回答
在使用以太网在spartan 6上创建一个简单的microblaze之后，使用EDK创建Microbalze会在同一目录的data文件夹中创建一个ucf文件，并且ddr3 IPS I打开了UCF文件：
# Spartan-6 SP605 Evaluation Platform
Net fpga_0_DIP_Switches_4Bit_GPIO_IO_pin<0> LOC=C18 | IOSTANDARD=LVCMOS25;
Net fpga_0_DIP_Switches_4Bit_GPIO_IO_pin<1> LOC=Y6 | IOSTANDARD=LVCMO
浏览 2提问于2013-06-10得票数 0
2回答
我的老板已经给出了在Altera板上测试PCI express的代码。代码由几个C代码文件组成，这些代码文件具有诸如读取Bios、设置一些寄存器、写入缓冲区等指令。我目前的工作是通过运行代码来查看代码的功能。我是FPGA的新手，我不能理解我将使用什么工具，编译器等为FPGA编译它。
因为它是一个C代码，所以我确信我不能使用与Verilog/VHDL相同的环境。我能得到一些关于哪些编译器可用于编译用于测试FPGA各种接口的C代码的提示吗？
感谢并致以问候
H
浏览 2提问于2012-04-09得票数 0
回答已采纳
1回答
我正在为一个网络中间件编写一些代码。现在，我们的代码运行得太慢了。
我们已经完成了一轮重写和优化，但是我们似乎在软件中所能做的事情上遇到了很大的限制。
代码的慢性源于一个子例程--计算统计量中的一种深奥的采样算法。因为所涉及的数学有点类似于在DSP中所做的事情，我想知道我们是否可以使用FPGA来加速计算。
我的问题基本上在标题中--如何判断FPGA (甚至ASIC)是否会在我的用例中提供有用的加速？
编辑:一个“有用的”加速比是一个非常重要的，足以证明构建FPGA所需的成本和开发时间。
浏览 2提问于2014-09-17得票数 1
回答已采纳
1回答
这公司声称由ASIC开采氪星(在密码货币上使用闪烁散列作为工作的证明)
间谍是用来阻止ASIC/FPGA攻击者的，这个声明过期了吗？
浏览 0提问于2014-02-26得票数 2
在Yosys中，我收到了一个警告，说字面宽度为8位，有人能详细说明一下吗?因为我刚接触yosys，而且我找不到任何资源来理解这个警告的原因。
以下是来自yosys的警告：
警告:文本的宽度为8位，但值需要16位。(../FPGA_memory/ROM_FPGA.v:1)
警告:文本的宽度为8位，但值需要12位。(../FPGA_memory/ROM_FPGA.v:1)
警告:文本的宽度为8位，但值需要12位。(../FPGA_memory/ROM_FPGA.v:1)
警告:文本的宽度为8位，但值需要20位。(../FPGA_memory/ROM_FPGA.v:1)
警告:文本的宽度为8位，但值
浏览 7提问于2020-10-04得票数 0
2回答
我需要将一个从0到1023的整数乘以1023，然后在硬件中将结果除以1-1023的数值(verilog/fpga实现)。乘法是直截了当的，因为我可能只需移动10位就可以逃脱(如果需要的话，我会再减去1023)。不过，这个部门还是有点有趣。面积/电源对我来说并不是很关键(我在FPGA中，所以资源已经存在了)。延迟(在合理的范围内)并不是什么大问题，只要我能够完成这个任务。显然有几种选择有不同的取舍，但我想知道在这种情况下是否有“明显的”或“无脑的”算法。考虑到操作数的有限范围和我所拥有的丰富资源(bram等)，我想知道是否没有明显的事情可做。
浏览 8提问于2013-08-07得票数 2
回答已采纳
2回答
我试图用iCE40单片机编写一个stm32F4超级FPGA程序，并试图弄清楚如何将配置文件加载到微控制器上，以便通过SPI将配置文件发送给FPGA进行编程。应用程序说明说，这是可以做到的，并有一些伪代码，但它似乎是用于计算机，而不是微控制器。微型和FPGA都在我设计的PCB上，它们之间有一个SPI通道。这将在编程之后使用，只用于两者之间的通信。
配置文件是一个.bin文件或.hex文件，我不知道如何将其中一个文件加载到stm32并将其发送到stm32。我试图这样做，因为我希望不需要购买一个编程电缆，并包括闪存在我的PCB存储程序，因为我已经需要SPI通信之间的微型和FPGA之间的应用，我希望使
浏览 4提问于2019-09-10得票数 1
回答已采纳
1回答
我正在为我的学生计划一个基于的开源大学项目，该项目将捕获CMOS视频，将其编码为传输流并通过以太网发送到远程PC。基本上，我想设计另一个IP相机。我有很强的FPGA经验，但缺乏编码和传输视频数据的知识。以下是我的计划：
将CMOS摄像机与FPGA连接，接收视频帧并保存到外部DDR存储器中，用HDMI输出进行监控验证。我对此没有异议。
我知道我必须压缩我的视频流，例如，将其压缩为H.264格式并放入传输流中。这里我知之甚少，需要一些提示。
在形成传输流之后，我可以使用UDP数据包通过网络发送它。我有工作的硬件解决方案，读取数据从FIFO和发送到远程PC作为UDP文件。
最后，我计
浏览 1提问于2015-12-18得票数 2
1回答
在python程序中，我很难接收从FPGA发送的UDP数据包。我检查过类似的问题，并做了以下工作：
检查Wireshark是否可以看到UDP数据包
在PC机中禁用windows防火墙
使用sock.bind()，因为它是UDP数据包
在以太网帧上手动设置目标MAC地址，因为FPGA不支持ARP
将dest IP设置为广播10.10.255.255进行测试，没有收到数据包
将来自发件人的数据包的UDP校验和设置为0x0000。
以下是python接收器代码：
import socket
import sys
UDP_IP = "10.10.10.87&#
浏览 3提问于2014-10-17得票数 1
回答已采纳
2回答
cp命令在Make文件中出现错误
、、、、
嗨，当执行下面的make file代码时，我收到一个错误，
Signing File 3E0022__.FPG
cp: missing destination file ******Error during cp command
Try `cp --help' for more information.****
这是我的脚本：
for fpga in $(LIST_A); do\
link=1;\
for disFpga in $(LIST_B); do\
if [ "$$fp
浏览 0提问于2011-06-21得票数 0
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
即时通信 IM
实时音视频活动推荐
腾讯云开发者
